# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-271396

(43) Date of publication of application: 28.09.1992

(51)Int.CI.

G10L 3/00

G10L 9/18

(21)Application number: 03-057972

(71)Applicant: HITACHI LTD

(22)Date of filing:

27.02.1991

(72)Inventor: HAMAMOTO NOBUO


ONISHI TADASHI AIKI KIYOSHI NAGATA MINORU OBAYASHI HIDEHITO HORIKOSHI WATARU

# (54) DIGITAL SIGNAL DELIVERY SYSTEM, DIGITAL VOICE SIGNAL PROCESSING CIRCUIT, AND SIGNAL CONVERTING CIRCUIT

## (57) Abstract:

PURPOSE: To offer the digital signal delivery system which realizes the sales of information, etc., having article value in the form of an electric digital signal and the digital voice signal processing circuit and signal processing circuit which are suitable for the system.

CONSTITUTION: Players as terminal devices (server). are connected electrically to digital signal supply sources one to one for the digital signal is received in the form of the electric signal and stored in a storage circuit RAM, and the stored digital signal is reproduced by the players individually. The nosound period of a digitized voice signal is detected and the nosound period is expanded for delayed reproduction and shortened for fast reproduction. A signal with pulse width corresponding to the digital input signal is repeated in a single signal conversion period.



# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平4-271396

(43)公開日 平成4年(1992)9月28日

(51) Int.Cl.5

識別記号 庁内整理番号

FI

技術表示箇所

G10L 3/00 9/18 E 8946-5H

J 8946-5H

審査請求 未請求 請求項の数29(全 33 頁)

(21)出願番号

特願平3-57972

(22)出願日

平成3年(1991)2月27日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 浜本 信男

東京都国分寺市東恋ケ窪1丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 大西 忠志

東京都国分寺市東恋ケ窪1丁目280番地

株式会社日立製作所中央研究所内

(72) 発明者 愛木 清

東京都国分寺市東恋ケ窪1丁目280番地

株式会社日立製作所中央研究所内

(74)代理人 弁理士 徳若 光政

最終頁に続く

(54) 【発明の名称】 デイジタル信号受け渡しシステムとデイジタル音声信号処理回路及び信号変換回路


## (57) 【要約】

## (修正有)

【目的】 電気的なディジタル信号の形態のままで商品 価値を持つようにした情報等の販売を実現したディジタル信号受け渡しシステムと、それに好適なディジタル音 声信号処理回路及び信号処理回路を提供する。

【構成】 ディジタル信号の受け渡しにおいてディジタル信号供給源と一対一に対応して端末装置としてのプレーヤを電気的に接続し、特定されたディジタル信号を電気信号の形態で受け取り記憶回路に記憶させるとともにプレーヤ単独で記憶させたディジタル信号の再生を行う。ディジタル化された音声信号の無音期間を検出し、その無音期間を拡大させて遅聴き再生や無音期間を短縮させて早聴き再生を実現する。ディジタル入力信号に対応したパルス幅の信号を、1回の信号変換期間において複数回繰り返して行うようにする。

# [ 1245 ]



#### 【特許請求の範囲】

【請求項1】 ディジタル信号供給減と、ディジタル信号の受け渡しにおいて上記ディジタル信号供給源と実質的に一対一に対応して電気的に接続され、かつ特定されたディジタル信号を電気信号の形態で受け取り記憶回路に記憶し、単独で記憶されたディジタル信号の再生を行うプレーヤとを備えてなることを特徴とするディジタル信号受け渡しシステム。

【請求項2】 上記ディジタル信号供給源は、ディジタ を称 ル信号の供給元と、この供給元から必要に応じてディジ 10 ム。 タル信号を通信回線又は適当な記憶媒体を介して受け取 り記憶するとともに、上記プレーヤとコネクタを介して 一対一に対応して電気的に接続されて特定されたディジ タル信号の受け渡しを行う端末装置とからなるものであることを特徴とする請求項1のディジタル信号受け渡し ジステム。 既名

【請求項3】 上記端末装置は、比較的大きな記憶容量を持つ磁気ディスクメモリ装置をパックアップメモリとして用い、プレーヤとの間で受け渡し量の多いディジタル信号又は時間の経過とともに更新されるディジタル信 20号を高速アクセスが可能な半導体メモリにより構成されたパッファメモリに記憶させるものであることを特徴とする請求項2のディジタル信号受け渡レシステム。

【請求項4】 上記端末装置は、マイクロコンピュータ機能を持ち、上記磁気ディスクメモリやパッファメモリの管理及び通信回線を介して供給元とのディジタル信号の授受を行うことの他、接続された状態のプレーヤ内における記憶回路に対する記憶エリアの管理も行うものであることを特徴とする請求項2又は請求項3のディジタル信号受け渡しシステム。

【請求項5】 上記端末装置は、指定されたディジタル 信号の一部分を一定時間に限り再生して出力させる機能 を持つものであることを特徴とする請求項2、請求項3 又は請求項4のディジタル信号受け渡しシステム。

【請求項6】 上記プレーヤは二次電池を内蔵し、上記 端末装置と接続されたとき端末装置側の電源により上記 二次電池に対して充電動作も行われるものであることを 特徴とする請求項2、請求項3、請求項4又は請求項5 のディジタル信号受け渡しシステム。

【請求項7】 上配ディジタル信号はディジタル音声信 40 号であり、プレーヤは配億回路から読み出されたディジタル音声信号をアナログ音声信号に変換して出力させる再生出力回路を備えるものであることを特徴とする請求項1、請求項2、請求項3、請求項4又は請求項6のディジタル信号受け渡しシステム。

【請求項8】 上記記憶回路は、薄いカード状の記憶媒体とされて、プレーヤに対して脱着可能にされるものであることを特徴とする請求項1、請求項6又は請求項7のディジタル信号受け渡しシステム。

【請求項9】 上記受け渡されるディジタル信号は、 I

Dコードを持ち、そのIDコードの内容に従いプレーヤ における再生条件が自動指定されるものであることを特 徴とする請求項1、請求項2、請求項3、請求項4、請 求項6、請求項7又は請求項8のディジタル信号受け渡 レシステム。

【請求項10】 上記再生条件は、ステレオ/モノラル再生、8ピットと16ピットからなる分解能、サンプリング周波数のうち少なくとも1つを含むものであることを特徴とする請求項9のディジタル信号受け渡しシステム。

【請求項11】 上記プレーヤは、その外部形状及びコネクタが既存のメモリカードと互換性を持つようにされるものであることを特徴とする請求項6、請求項7又は請求項8のディジタル信号受け渡しシステム。

【請求項12】 上記プレーヤは、記憶部の記憶回路が 既存のメモリカードと同等に使用可能にされる機能を持 つようにされることを特徴とする請求項6、請求項7、 請求項8又は請求項11のディジタル信号受け渡しシス テム。

(請求項13】 上記プレーヤは、パスワード又はパスワードの一致検出信号に従い記憶回路の入力及び/又は出力部の少なくとも1ビットのディジタル信号を反転させ、あるいは他のビットと入替えを行う機密保護機能を持つものであることを特徴とする請求項1、請求項6、請求項7、請求項8、請求項9、請求項10、請求項11又は請求項12のディジタル信号受け渡しシステム。

【請求項14】 上記プレーヤは、パスワード又はパスワードの一致検出信号に従い記憶回路のアドレス入力部の少なくとも1ピットのディジタル信号を反転させ、あるいは他のピットと入替えを行う機密保護機能を持つものであることを特徴とする請求項1、請求項6、請求項7、請求項8、請求項9、請求項10、請求項11又は請求項12のディジタル信号受け渡しシステム。

【請求項15】 上記プレーヤは、複数のディジタル信号に対応した格納アドレスを含む目次情報を記憶する記憶領域又は目次メモリと、上記格納アドレスによりアクセスされるデータ領域又はデータメモリとを備えてなることを特徴とする請求項1、請求項6、請求項7、請求項8、請求項9、請求項10、請求項11、請求項12、請求項13又は請求項14のディジタル信号受け渡しシステム。

【請求項16】 上記プレーヤは、1つのキースイッチのオン時間又はオン回数により、複数種類からなる動作モードの指定が行われるものであることを特徴とする請求項1、請求項6、請求項7、請求項8、請求項9、請求項10、請求項11、請求項12、請求項13、請求項14又は請求項15のディジタル信号受け渡しシステム。

【請求項17】 ディジタル化された音声信号の無音期 50 間を検出し、その無音期間においてディジタル/アナロ

30

グ変換回路に入力されるディジタル信号を強制的に交流 的な 0 レベルに対応した信号に置き換えることを特徴と するディジタル音声信号処理回路。

【請求項18】 上記無音期間は、調整可能にされた正 負両極性のそれぞれ無音と見做すレベルに対応したディ ジタル信号と再生されるディジタル信号との大小比較を 行う一対のコンパレータの出力信号に基き、一定期間無 音状態であることを条件にして検出されるものであるこ とを特徴とする請求項17のディジタル音声信号処理回 略。

【請求項19】 ディジタル化された音声信号の無音期間を検出し、その無音期間を拡大させて遅聴き再生を行うことを特徴とするディジタル音声信号処理回路。

【請求項20】 上配無音期間を拡大させる手段は、ディジタル信号が格納されたメモリ回路のアドレス更新動作を通常動作に比べて実質的に遅することにより行うものであることを特徴とする請求項19のディジタル信号処理回路。

【請求項21】 ディジタル化された音声信号の無音期間を検出し、その無音期間を短縮させて早聴き再生を行 20 うことを特徴とするディジタル音声信号処理回路。

【請求項22】 上配無音期間を短縮させる手段は、ディジタル信号が格納されたメモリ回路のアドレス更新動作を通常動作に比べて速くすることにより行うものであることを特徴とする請求項21のディジタル信号処理回路。

【請求項23】 ディジタル信号の無音期間が無音コード情報と無音時間情報に置き換えられることによってデータ圧縮が行われるとともに、通常動作のときには無音コード情報を検出すると無音時間情報に対応した時間にわたってメモリ回路のアドレス更新動作を停止させるとともにそれに代わって交流的な0レベルに対応した信号を出力させ、遅聴き再生動作のときには無音コード情報を検出すると無音時間情報に対して拡大させた時間にわたってメモリ回路のアドレス更新動作を停止させるとともにそれに代わって交流的な0レベルに対応した信号を出力させ、早聴き動作のときには上記無音コード情報及び無音時間情報を実質的に無視してディジタル信号を出力させるものであることを特徴とするディジタル信号処理回路

【請求項24】 上配無音コード情報は、ほぼ正の最大値とほぼ負の最大値に対応した少なくとも2つの連続したディジタル信号の組み合わせにより構成されるものであることを特徴とする請求項23のディジタル信号処理回路。

【請求項25】 最大無音時間を設定し、遅聴き動作に 伴い拡大された無音期間が上記最大無音時間を超ないよ うに制限する機能を設けることを特徴とする請求項1 9、請求項20又は請求項23のディジタル信号処理回 路。

【請求項26】 ディジタル入力信号を受ける配憶回路と、基準時間パルスを受けディジタル入力信号の最大値に対応した計数動作を行うカウンタ回路と、上配配億回路の出力信号とカウンタ回路の出力信号とを比較するコンパレータと、上記カウンタ回路の繰り返し計数動作を計数するリピートカウンタと、ストローブ信号を受けて記憶回路への入力ディジタル信号の取込みを指示するとともに、上記カウンタ回路の計数動作を開始させ、上記リピートカウンタからの出力信号により変換終了信号を送出する制御回路とを含み、上記コンパレータの出力からディジタル入力信号に対応したパルス幅変調信号を得ることを特徴とする信号変換回路。

【請求項27】 ディジタル信号の最大値に対応した一定の周期により供給されるディジタル入力信号を受け、基準時間パルスを計数するダウンカウンタ回路と、上記ダウンカウンタ回路の動作期間に対応したパルスを形成するディジタル回路とを含み、上記ディジタル入力信号に対応したパルス幅変調信号を得ることを特徴とする信号変換回路。

の 【請求項28】 上記ディジタル信号の最大値に対応した一定の周期は、上記基準時間パルスを受けてディジタル入力信号に対応した計数動作を行うアップカウンタ回路により形成されるものであることを特徴とする請求項27の信号変換回路。

【請求項29】 上記パルス幅変調信号は、抵抗とキャパシタからなるロウパスフィルタに入力されてアナログ信号に変換されるものであることを特徴とする請求項26、請求項27又は請求項28の信号変換回路。

【発明の詳細な説明】

30 [0001]

【産業上の利用分野】この登明は、ディジタル信号受け渡しシステムとディジタル音声信号処理回路及び信号変換回路に関し、例えば、特定された音声情報等を電気信号の形態のまま特定された者に受け渡して販売ないし提供することを実現したディジタル信号受け渡しシステムと、それに好適なディジタル音声信号処理回路及び信号変換回路に利用して有効な技術に関するものである。。

[0002]

【従来の技術】情報等の商品化の例としては、古くから40 は紙を媒体として文字等を印刷して販売する新聞や雑誌等がある。上記紙に代えて、フロッピーディスクメモリやICカードといったような記憶媒体を介して各種ソフトウェア等を販売する例もある。また、ケーブルテレビジョンや衛星放送のように通信手段を介して契約した特定者にニュースや放送番組を提供することも行われている。さらに、従来のノート型パーソナルコンピュータや電子手製とは異なり、時間と場所の制約を受けずに、他の人にメッセージを送ったり、データベースへのアクセス、さらには情報の加工を簡単に行えるようにした携帯50 型コンピュータが、1990年11月26日付『日経エ

5

レクトロニスク』頁116~頁124において提案されている。このシステムにおいては、携帯型端末に対して、公衆電話やFM放送を通してデータ電送を行ことや、ICカードを本屋や駅売店により提供すること等が提案されている。また、ディジタル回路により実現できるディジタルアナログ変換器が特開昭61-236222号公報により提案されている。

#### [0003]

【発明が解決しようとする課題】新聞や雑誌といったよ うな紙を媒体として情報等を商品化して販売する場合に 10 は、印刷や輸送に時間がかかりタイムリーな情報の販売 に不向きであるばかりでなく、紙を作るために森林伐採 を行うことや不要になったときにゴミの排出させるとい ったような地球環境の悪化をもたらす。また、電子手帳 等のように I Cカードやフロービーディスクを媒体とし た場合には、電子手帳やパーソナルコンピュータといっ た端末装置が必要となるばかりでなく、これらの端末装 置は電子手帳等のように情報加工を前提とするものであ るから、その操作が比較的複雑で使い勝手が悪く一般的 な普及を妨げている。また、FM放送を利用して大量の データを流すようにした場合には、必要な情報の選択が 煩わしいものとなるばかりでなく、上記衛星放送やケー ブルテレビジョン放送と同様に必要な情報の他不必要な 情報までも一括契約により受け取ることとなり非効率的 である。

【0004】そこで、本園発明者等は、電気信号の形態ままの情報等を一般的な商品と同様な形態で受け渡しすることを可能にしたディジタル信号受け渡しシステムとそれに好適なディジタル音声信号処理回路及び信号変換回路を開発するに至った。この発明の目的は、電気的なディジタル信号の形態のままで商品価値を持つようにした情報等の販売を実現したディジタル信号受け渡しシステムを提供することにある。この発明の他の目的は、ディジタル音声信号の高品質で多様な再生を実現したディジタル音声信号の高品質で多様な再生を実現したディジタル音声信号の高品質で多様な再生を実現したディジタル音声信号の画路を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

## [0005]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば、下 記の通りである。すなわち、ディジタル信号の受け渡し においてディジタル信号供給源と一対一に対応して端末 装置としてのプレーヤを電気的に接続し、特定されたディジタル信号を電気信号の形態で受け取り記憶回路に記 憶させるとともにプレーヤ単独で記憶させたディジタル 信号の再生を行う。ディジタル化された音声信号の無音 期間を検出し、その無音期間を拡大させて遅聴き再生や 50 無音期間を短縮させて早聴き再生を実現する。ディジタル人力信号に対応したパルス幅の信号を、1回の信号変 換期間において複数回繰り返して行うようにする。

#### [0006]

【作用】プレーヤは、ディジタル信号を電気信号の形態で受け取り、単独で再生するものであるので受け渡されたディジタル信号の価値をそのままで発揮させることできる。これにより、ディジタル信号の形態のままでよいからその加工、製造や販売システムの構築が容易に行えるとともに、プレーヤの構成が簡単でかつ操作も易しいから誰にでも扱える。ディジタル音声信号の無音期間を実質的に拡大したり拡張させることにより、音声品質を劣化させることなく、早聴きや遅聴きが可能になる。そして、ディジタル入力信号に対応して繰り返しパルス幅変調信号を形成することにより、平滑したときのリップルを大幅に減少できるから高品質のアナログ信号を得ることができる。

### [0007]

【実施例】図1には、この発明に係るディジタル信号受 け渡しシステムの一実施例の要部プロック図が示されて いる。この実施例では、ディジタル信号を商品化して販 売することを目的としたシステムに向けられている。す なわち、ディジタル信号の受け渡しの1つの形態として ディジタル信号の販売がある。同図には、ディジタル信 **母販売システムのうち、端末装置のプロック図が示され** ている。この端末装置は、タバコやジュースといったよ うな清涼飲料水の自動販売機に相当するものである。こ の端末装置は情報サーバといった役割を果たし、特に制 限されないが、広帯域ディジタル通信回線B-ISDN を介してディジタル信号の販売元と接続されて、商品と してのディジタル信号の受け取りを行う。このようなシ ステムを採ることにより、ディジタル信号は、上配タバ コやジュースといったような商品と同様に、通信回線を 通すことにより特定された端末装置に対してのみ電送さ せる。この場合の商品としてのディジタル信号にあって は、上記タバコやジュースといったような一般的な商品 の搬送のように交通渋滞や大気汚染をもたらこともな く、高速にしかも大量の商品としてのデータ転送を行う ことができる。上記端末装置は、例えば駅売店やタバコ 40 屋や本屋といったような商店の店先に設置される。端末 装置は、大きく分けると入力部、配憶部及び出力部から 構成され、各回路ブロックはVMEパスにより接続され てディジタル信号や、各種制御信号の授受が行われる。 この端末装置に同図で点線で示したプレーヤを接続し、 商品としての特定のディジタル信号が電気信号の形態の ままで受け渡される。

【0008】図2には、上記端末装置の入力部のブロック図が示されている。上記端末装置の入力部は、広帯域ディジタル通信回線B-ISDNに対応したディジタル入力インターフェイスINFと、アナログ信号の形態で

20

の入力信号を受け取るアナログ入力インターフェイス (右アナログ入力、左アナログ入力)を持つ。アナログ 入力インターフェイスは、右入力Rinと左入力レin に対応してロウパスフィルタLPFがそれぞれ設けら れ、アナログ入力信号RinとLinに含まれる余分な 周波数帯域成分が予め除去される。そして、これらの入 力信号RinとLinは、マルチプレクサMPXを介し て時間的に交互に選択されてサンプル&ホールド回路S /Hに取り込まれ、アナログ/ディジタル変換回路AD Cによりディジタル信号に変換される。このとき、アナ ログノディジタル変換回路ADCからは時系列的に右チ ャンネル信号と左チャンネル信号の2チンャネル(ステ レオ)のディジタル信号が時分割的に出力され、上記デ ィジタル入力インターフェイスINFに取り込まれる。 このようなアナログ入力インターフェイスは、例えば放 送等により送られる音楽番組や定時のニュース番組、株 式情報あるいは各種商品市況等をディジタル信号化して 記憶回路に記憶させる等のために用いられる。なお、モ ノラル信号は、上記右又は左入力信号を用いて入力され る。音楽番組のように帯域の広い入力信号に対しては、 ロウバスフィルタLPFの帯域を広くし、ニュース番組 のように帯域の狭い入力に対してはロウパスフィルタレ PFの帯域を狭く切り換える等の機能を付加してもよ い。INCTは、入力部コントローラであり、点線で示 したNIFは、上記B-ISDNに対応したネットワー **クインターフェイスである。** 

【0009】上記アナログ入力インターフェイスは、電話回線に接続して留守番電話機からのメッセージを受け取るようにしてもよい。この場合、端末装置に電話機能が付加され、上記留守番電話と接続して録音されたメッセージを受け取るようにしてもよい。このようにアナログ入力インターフェイスを用いると、メッセージの転送時間が長くなってしまう。そこで、ディジタル回線を持つ加入者にあっては、ディジタル式の留守番電話機によりメッセージをディジタル信号化して記憶させるようにしておけば、記録された複数のメッセージを極く短い時間で受け取ることができる。このようにすれば、出先において交通機関等による移動中の任意のときにメッセージを閉き取るようにすることができる。

【0010】図3には、上記端末装置における記憶部の 40 一実施例のブロック図が示されている。この記憶部は、ハードディスクメモリHDD等のような外部記憶装置と、バッファメモリとしてのRAM(ランダム・アクセス・メモリ)、及び上記のようなディジタル入力又はアナログ入力のための情報処理プログラムや、ハードディスクメモリHDDとのデータ授受、液晶表示装置LCDの表示動作及び出力部に接続されるプレーヤとのデータ転送動作等の各種プログラムが格納されたROM(リード・オンリー・メモリ)及び上記プログラムに従った情報処理や制御動作を行うマイクロプロセッサCPUを含 50

む。RAMは、特に制限されないが、約1MBの記憶容量を持ち、ROMは約512KB(キロパイト、以下同じ)の記憶容量を持つ。ハードディスクメモリHDDは、特に制限されないが、約250MB(メガパイト、以下同じ)の記憶容量を持ち、電源遮断時のパックアップメモリとしての機能を持つ他、多種類のディジタル信号を格納しておくといった倉庫のような役割を果たす。このハードディスクメモリHDDは、ハードディスクコントローラHDDCを介して内部パスに接続され、マイクロプロセッサCPUの指示に従いデータの書き込みと読み出しを行う。

【0011】LCDは、液晶表示装置であり、情報メニ ューの表示、操作指示等を表示するために用いられる。 その表面はタッチキー機能が付加されて、表示メニュー の選択や、表示切り換え等を行う。例えば、プレーヤを 差し込むと、表示画面に最初に表示される情報メニュー として、1. 音楽、2. ニュース、3. 天気予報、4. 株式市況、5. 朗読等が表示される。そして、その中の 1つ、例えば2. ニュースを指定すると画面が切り替わ り、1. NHK、2. FEN、3. 交通情報、4. スポ ーツニュース等の表示が行われる。そして、希望するニ ュース番組を指定することにより、それに対応したディ ジタル信号をプレーヤが受け取る。例えば、1. 音楽の 場合には、クラシック、ポピューラー、歌謡曲、ジャズ といったような音楽ジャンルが表示され、特定の音楽ジ ャンルを選択すると、それに対応して販売可能な曲名が 表示される。この曲情報は、特に制限されないが、RO M又はハードディスクメモリの特定のエリアに格納させ ておくものとする。ハードディスクメモリHDDに該当 曲が無いときには、上記通信回線B-ISDNを介して ディジタル信号販売元と接続され、目的の音楽プログラ ムの伝送を受けてプレーヤに引き渡される。上記LCD は、LCDコントローラLCDCを介して内部パスに接 続され、上記のような表示とそれに対応したタッチキー の入力が行われる。バスインターフェイスVMEINF は、上記内部バスとVMEパスとの接続を行うVMEパ スインターフェイスである。

【0012】上記ニュースや株式市況といったように時間の経過とともに最新情報に置き換える必要のあるものは、後述する出力部に設けられるパッファメモリBMに格納させておくようにする。これにより、逐一ハードディスクメモリHDDをアクセスすることなく、直ちにプレーヤに転送することができる。また、音楽プログラムでも、販売量の多いものはパッファメモリBMに格納しておくものとしてもよい。この場合、表示メニューとして各音楽ジャンルに対応して販売量がトップテンのものを表示させて、ユーザーの選択を容易にするようにしてもよい。

【0013】上記端末装置の出力部は、図4に示すよう にVMEパスに接続される出力インターフェイスOUT INFと、プレーヤ制御回路PCTL、パッファメモリ BM、モニターコントロール回路MOCTL及びモニタ 一回路MONT等から構成される。出力部は、プレーヤ との接続を行うコネタクを持ち、プレーヤとコネクタを 介して接続されて、商品としてのディジタル信号の受け 渡しを行う。パッファメモリBMは、約96MBの比較 的大きな記憶容量を持つ、これは後述するようなプレー ヤの最大配億容量8MBの約10倍に相当する。モニタ 一回路MONTは、特に制限されないが、スピーカやへ ッドフォン出力を備えて音楽プログラムの選曲のときに サワリの部分を聞かせる等のために用いられる。この機 能は、いわば本屋の立ち読みといった機能であり、無形 のディジタル信号の販売促進や、ディジタル信号の選択 ミスを防ぐ上で有効である。上記のモニター出力機能 は、特に制限されないが、約10秒程度を最大時間とし て、タッチキー等がオン状態である期間だけ出力させる ようにする。これにより、目的が達成されしだいモニタ 一出力が停止されるのでモニター再生の無駄時間をなく すことができる。このモニター回路MONTとそのコン トローラMOCTLは、後述するプレーヤの再生回路と 20 同等のものが用いられる。

【0014】前記のように自動販売機により販売される タバコやジュースといった商品は、包装又は容器の中に 入れられて包装や容器と一体的に販売される。また、従 来の商品化された情報等は、紙を媒体とした印刷物、フ ロッピーやICメモリを媒体としてそれが包装や容器と いった役割を果たして販売される。そして、音楽プログ ラムも磁気テープやコンパクトディスクといった記憶媒 体と一体的に販売される。これらの媒体は、それ自体で は何の商品価値も持たない。それが電子手帳やパーソナ ルコンピュータといった端末装置と組み合わせされて、 商品としての情報の取り出しと加工が行われる。また、 音楽プログラムもカセット式テープレコーダや再生装置 と組み合わせれてはじめて商品の価値が発揮される。こ れに対して、本願においては、上記のような容器といっ た役割を果たす記憶媒体を介在させること無しに商品と してのディジタル信号を電気信号の形態のままで受け渡 しを行うようにする。このような電気信号の形態のまま でのディジタル信号の受け渡しのために、プレーヤには 記憶回路RAMが搭載される。そして、このRAMに取 り込まれたディジタル信号は、プレーヤの持つ再生回路 によりプレーヤ単体での再生が可能にされる。すなわ ち、受け渡された商品が、そのまま直ちに商品としての 価値を発揮する。このような2つの特徴が、従来におけ る商品の取引きと大きく異なるものである。また、上記 のようにプレーヤを端末装置に接続して、商品としての ディジタル信号を受け渡しを行うシステムでは、必要な ときに必要な情報のみを特定して販売できる。

【0015】図4において、POWは電源回路であり、 行うようにするもので特に制限されないが、プレーヤへの高速なディジタル信 50 ッドフォン端子である。

号の伝送、言い換えるならば、書き込み動作のために、 端末装置から動作電源の供給が行われる。また、プレー ヤの電源として、後述するような一次電池に代えて充電 が可能な二次電池を用いた場合や、一次電池と二次電池 とが内蔵される場合には、プレーヤが情報サーバに接続 されたときに、上記のようなディジタル信号の受け渡し が行われるとともに、上記の電源回路POWにより二次 電池に対する急速充電も行われる。上記出力部とプレー ヤとの間で授受される信号の例としては、上記動作電圧 V、ディジタル信号D、アドレス信号A、コントロール 信号C及びステータス信号S等がある。

10

【0016】図5には、上記プレーヤの一実施例のプロ ック図が示されている。ブレーヤは、大きく分けるとデ ィジタル信号を記憶する記憶回路RAM、ゲートアレイ 等から構成される大規模集積回路LSI、再生回路から 構成される。記憶回路RAMは、特に制限されないが、 約8MBの記憶容量を持つ疑似スタティック型RAMか ら構成される。例えば、後述するよう約4 M ピットの疑 似スタティック型RAM(PSRAM)を16個搭載し て、上記約8MBの記憶容量を実現する。LSIは、コ ントローラCTL、アドレスカウンタAC、マルチプレ クサMPX及びパラレル/シリアル変換回路P/Sが格 載される。コントローラCTLは、記憶回路RAMに記 憶されたディジタル信号の読み出し再生動作のときの各 種制御信号の他、記憶回路RAMへのデータ入力のとき の制御信号も形成する。アドレスカウンタACは、記憶 回路RAMに記憶されたディジタル信号を読み出しとき のアドレス信号を生成する。マルチプレクサMPXは、 記憶回路RAMをサーバ(端末装置)からアクセスする ときと、記憶回路RAMを内部でアクセスするときのア ドレス切り換えを行う。すなわち、記憶回路RAMへの ディジタル信号の書き込みはサーバ側からのアドレスに より行われ、そのディジタル信号の再生動作のときの読 み出しはアドレスカウンタACにより生成されたアドレ スにより行われるものである。

【0017】 LPFは、ロウパスフィルタであり、ディジタルフィルタ回路から構成されて再生に必要な帯域成分のみをディジタル/アナログ変換回路に入力する。この実施例では、後述するように情報やプログラムに応じて複数のサンプリングレートのディジタル信号を扱うようにするものである。これらのサンプリングレートに応じてディジタルフィルタの通過帯域の切り換えも行われる。ディジタル/アナログ変換回路は、時分割的に入力されるステレオ信号に対応して左右に分離された左右チャンネルのアナログ信号を出力する機能を持つ。なお、ディジタル信号がモノラル信号である場合には、両チャンネルから同じアナログ信号が出力される。プレーヤは、小型軽量化のために音声出力はヘッドフォンにより行うようにするものである。出力Rとしはそのためのヘッドフェングをアスカス

【0018】図6には、プレーヤを構成する実装基板の 一実施例の平面図が示されている。プレーヤは、コント ロール基板とメモリ基板から構成される。コントロール 基板には、長手方向の両端にボタン電池を挿入する電源 部とコネクタ部が分けられて設けられ、その間の基板表 面に上記LSIやアンプAMP1、AMP2、ロウパス フィルタLPF及びディジタル/アナログ変換回路DA Cを構成する各半導体集積回路装置等の電子部品が搭載 される。コネタクは、JEIDA規格(メモリカード等 の規格)に合わせたものが用いられる。電源部はポタン 電池ホルダからなり、例えばアルカリボタン電池(LR 44) が4個実装可能にされる。このコントロール基板 のサイズは、特に制限されないが、縦が52mm、横が 82mmとされて既存の [ Cカード用のケースに収納可 能にされる。メモリ基板は上記コントロール基板におけ る比較的厚さの厚いコネクタ部と電源部に対応した部分 を除いた大きさに相当し、両面に8個ずつのPSRAM が搭載される。このメモリ基板とコントロール基板とは フレキシブル配線基板により接続される。すなわち、上 記2つの基板は、検査や修理等を容易にするために見開 き可能にされる。

【0019】図7には、ケースに収められた状態の実装基板の側面図が示されている。上記コントロール基板の電源部とコネクタ部を除く表面にメモリ基板がフレキシブル配線基板を介することにより折り返して重ね合わされる。これにより、既存のICカード(RAMカード)と同等のケースに収納可能となり、小型でかつ薄型のブレーヤが実現できる。また、上記のように修理のときにメモリ基板とコントロール基板とを開いた状態にできるからICやLSI等の電子部品の取替等が簡単にできるる。

【0020】図8には、プレーヤの他の一実施例の平面 図が示されている。この実施例では、プレーヤ本体とメ モリ部とが着脱可能にされる。すなわち、プレーヤ本体 は、前記同様にコントロール基板にコントロール用のL SIやディジタル/アナログ変換回路DAC及びアンプ 等のICや電池ケース及びJEIDA規格準拠のメモリ カードコネクタ等から構成される。そして、同図に点線 で示すように内部に薄いカード状態のメモリ部(メモリ カード)を挿入できる空間と、メモリ部コネクタが設け られる。メモリ部は、例えば薄いカード状のプラスティ ックケースに、前記のような疑似スタティック型RAM とそのパックアップ用の電池が収められて構成される。 このようにメモリ部を着脱可能にすることにより、複数 種類のメモリカードを用意できる。例えば、RAMとし てはスタティック型RAMやダイナミック型RAMや、 あるいはその記憶容量が複数種類からなるものを用意で きる。また、上記のようなRAMの他に、ROMカード も用いることができる。ROMカードとしては、マスク 型ROMを用いるもの他、EEPROMを用いてディジ 50 12

タル信号の受け渡しを行うようにしてもよい。このようなEEPROMを用いた場合には、ディジタル信号の受け渡し、言い換えるならば、ディジタル信号の書き込み動作がRAMを用いる場合に比べて多少時間がかかる反面、パックアップ用の電池が不用になるからメモリカードの製造や取扱いが簡便になる。

【0021】図9には、上記プレーヤ本体とメモリ部の 一実施例のブロック図が示されている。プレーヤ本体の 外側には、前配のような情報サーバと接続されるJEI DA規格準拠等のメモリカードコネクタが設けられる。 そして、内部には、メモリ部コネクタが設けられる。こ のメモリ部コネクタを介して上記のようなカード状のメ モリ部が着脱可能にされる。情報サーバに対応したメモ リカードコネクタから入力されたデータは、メモリ部カ ードコネクタを介してメモリ部のデータ入力端子DIに 供給される。情報サーバに対応したメモリカードコネク 夕から入力されたアドレスは、セレクタの一方の入力A に供給される。このセレクタの他方の入力Bには、プレ ーヤ本体のメモリアドレス発生回路により形成された再 生用のアドレスが供給される。このセレクタを介してデ ィジタル信号の受け渡し用のアドレスと再生用のアドレ スとが選択的にメモリ部のアドレス端子Aに供給され る。そして、情報サーバに対応したメモリカードコネク タから入力された制御信号は、セレクタの一方の入力A に供給される。このセレクタの他方の入力Bには、プレ ーヤ本体の制御回路により形成された再生用の制御信号 が供給される。このセレクタを介してディジタル信号の 受け渡し用の制御信号と再生用の制御信号とが選択的に メモリ部の制御端子Cに供給される。

【0022】上記のようなセレクタを設けてアドレスや 制御信号の切り換を行い、メモリ部を情報サーバ側から アクセスして行われるディジタル信号の受け渡しと、プ レーヤ本体のメモリアドレス発生回路や制御回路により アクセスして行われるディジタル信号の再生が選択的に 実行される。上記再生動作において、メモリ部の読み出 し動作により出力端子Doから出力されるディジタル信 号は、メモリ部コネクタを介してプレーヤ本体のロウバ スフィルタLPF、ディジタル/アナログ変換回路DA C及びアンプ等かな再生回路を通して音声信号として出 力される。プレーヤ本体の制御回路は、再生されるディ ジタル信号のIDコード等に応じて前配のようなロウパ スフィルタLPFを制御したり、ディジタル/アナログ 変換回路DACの制御等を行う。また、情報サーパから 供給される電源は、上記のメモリ部コネクタを介して接 続されたメモリ部へのディジタル信号の高速書き込みの ための動作電圧や、プレーヤ本体に搭載された電池が二 次電池であるときには、その急速充電動作を行うために も用いられる。

【0023】図10には、ブレーヤの電源供給方式の一 実施例のブロック図が示されている。ブレーヤは、上記 のように記憶回路RAMと、ディジタル回路から構成さ れるコントローラCTL、ディジタルフィルタLPF及 び後述するようなディジタル/アナログ変換回路DCA 及びアナログ信号を出力する増幅回路AMPに分けられ る。これらの各回路プロックは、それぞれの動作電圧が 異なる。例えば、記憶回路RAMは、前記のような疑似 スタティック型RAMを用いる場合、約4V程度の比較 的高い動作電圧を必要とする。これに対して、ディジタ ル回路はCMOS回路ゲートアレイ等を用いることによ り、約3 V と比較的低い電圧で動作可能である。そし 10 て、ヘッドフォンを駆動する増幅回路AMPにあっては 更に動作電圧が低く約1、5V程度でよい。このことか ら、それぞれの回路の動作電圧に合わせた電池E1、E 2及びE3を用い、情報保持動作のために定常的に電池 E1の電圧が与えられる記憶回路RAMを除いて、電池 E2とE3の電圧は電源スイッチS2とS3を介してそ れぞれ対応する各回路に供給される。

【0024】このように電圧値の異なる複数種類の電池を用いて直接的に対応する回路に電源供給を行うようにすることにより電池寿命を長くすることができる。例え 20 ば、内部電源を最も高い4Vに合わせると、ディジタル回路やアナログ回路AMPでは無駄な電流が流れて消費電流が増大する。そこで、上記4Vを内部降圧回路で降圧するようにすると、降圧回路においても電流消費が行われるから結局電池寿命を短くしてしまう。これに対して、この実施例では、それぞれの回路に必要最小の電池を選んでそれに電源供給するので、無駄な電流消費が抑えられて実質的な電池寿命を長くすることができる。

【0025】配憶回路RAMへのディジタル信号の書き 込み/あるいはディジタル信号の読み出しを高速に行う ためには、記憶回路の動作電流が大きくなる。そこで、 サーバ(端末装置)に電源供給用コネクタを設けてそこ から上記内部電圧より高い約5 Vのような動作電圧を供 給する。この場合、電池側とサーバ側の電源切り換えを 自動的に行うようにするため、コネクタと電池E1はそ れぞれダイオードD1、D2を介して記憶回路RAMの 電源端子に電圧供給を行うようにするものである。この 構成では、プレーヤがサーバに接続されると、サーバ側 の動作電圧が約5Vと電池E1の約4Vに比べて高いか らダイオードD1がオン状態になり、記憶回路RAMは 40 サーバ側からの動作電圧により動作させられる。このと きには、電池E1 側のダイオードD2は逆パイアスされ てオフ状態になり、電池E1にサーバのコネタクから逆 流電流が流れることはない。そして、プレーヤがサーバ から抜き取られるとコネクタが開放されるからダイオー ドD2がオン状態になって電池E1の電圧が記憶回路R AMに供給される。このような電源供給方式を採ること により、情報サーバ側から記憶回路RAMへのデータ転 送を高速に行いつつ、ブレーヤの電池寿命を長くするこ とができる。

14

【0026】図11には、端末装置からプレーヤに転送 されるディジタル信号の一実施例の構成図が示されてい る。ディジタル信号のソースとして音楽プログラムのよ うに周波数帯域を広く必要とするものと、ニュースのよ うに周波数帯域を広く必要としないものや、あるいはス テレオ再生を必要とするものとモノラル再生で十分なも のもある。このようにソースに合わせてプレーヤに内蔵 される記憶回路の限られた記憶容量を有効利用するため に、ディジタル信号としてはそのソースに合わせてサン プリングレートやピット長及びステレオ/モノラルの選 択を可能にする。このようにすると、各ソース毎に対応 した再生条件の設定が必要になる。この場合、手動によ り選択するようにすると、選択を指示するための表示手 段が増加するし、扱いに慣れないとソースに対する再生 条件のミスマッチにより音質が極端に悪化したり、ある いは再生不能になる。

【0027】このような問題を解決するために、図11に示すようにディジタル信号の先類に再生条件を指定する1Dコードが押入される。このIDコードに続いて再生されるディジタル信号からなるデータが設けられる。このようにディジタル信号とその再生条件を指示するIDコードを一体の信号としてプレーヤに受け渡すようにすものである。これにより、プレーヤの記憶回路RAMにはIDコードとディジタル信号とが一体として記憶される。例えば、プレーヤに対してIDコードをディジタル信号と分離して転送する方式を採る場合には、プレーヤの電源を遮断するとIDコードが消滅しまわないような工夫を必要とするが、上記実施例のようにディジタル信号と一体的に記憶回路RAMに記憶させた場合にはそのような問題が生じない。

【0028】図12には、上記IDコードが挿入される ディジタル信号に対応したプレーヤの一実施例のプロッ ク図が示されている。記憶回路RAMから最初に読み出 されるディジタル信号は、IDコードと見做されてレジ スタREGに取り込まれる。このレジスタREGに取り 込まれた I Dコードのうち、ピットD 0, D 1 はセレク タSELに入力されて、クロック発生回路CPGにより 形成されり4通りのクロックパルスのうちサンプリング レートに対応したクロックパルスを選んでコントローラ CTLに伝える。クロック発生回路CPGは、発振回路 OSCにより形成された基準周波数信号を受けてサンプ リングレートに対応した4通りのクロックパルスを形成 する。また、ビットD2はビット長変換回路に入力され る。ピット長変換回路はパラレル/シリアル変換機能を 持ち、最大2パイトの単位で記憶回路RAMから出力さ れるディジタル信号をビットD2により指定されたビッ ト長に合わせてロウパスフィルタLPFに入力する。ロ ウパスフィルタLPFは、ディジタルフィルタ回路から 構成され、コントローラCTLからサンプリングレート 50 に対応したクロックパルスを受けて入力ディジタル信号

の余分や周波数帯域をカットする。また、ディジタル/アナログ変換回路DACは、コントローラCTLからサンプリングレートに対応したクロックパルスを受けて入力ディジタル信号をアナログ信号に変換する。アナログ増幅回路AMPは、変換されたアナログ信号を増幅してヘッドフォン等の駆動信号を形成する。なお、同図では省略されているが、ディジタル/アナログ変換回路DACの出力部には抵抗とキャパシタ等からなるロウパスフィルタが設けられる。

【0029】 I Dコードは、特に制限されないが、D0~D7の8ビット(1パイト)からなり、例えばビット D0とD1により、4通りのサンプリング周波数の指定が行われる。D0、D1が00なら  $5.5125kH*t=M/(N\times fs\times S)$ 

【0030】上記サンプリングレートとして、特に制限されないが、44.1kHzはコンパクトディスクと同等の超HiFiの音楽プログラムの再生に用い、22.05kHzはHiFi音楽プログラムの再生に用い、11.024kHzはニュース等の情報プログラムの再生に用い、5.5125kHzは留守番電話の再生等に用いる。上記のようにサンブリング周波数を2倍ずつに設定すると、プレーヤとしては例えば44.1kHzに対応した1つの基準周波数を形成しておいて、それを1/2ずつ分周することにより簡単に形成することができる。したがって、上記のような4通りのサンプリング周波数fsに逆比例して記憶再生時間が長くなる。言い換えるならば、一定の記録再生時間を得るときには、サンプリングレートfsに比例して記憶容量が増大する。

【0031】ピット長が8ピットと16ピットとの場合 では、上記式(1)から明らかなように記録再生時間が 2倍になる。ピット長を増加させると、それに対応して 記憶回路RAMの記憶容量は2倍必要になる。これに対 して、ビット長を8ビットに減らすと、同じ記憶容量の ものでは記憶再生時間が2倍に拡大する。そして、ステ レオモードでは、モノラルモードに比べて2倍のデータ を必要とする。すなわち、ステレオモードのときには記 馆回路RAMから右信号と左信号とが交互に出力される からモノラルモードのときの2倍の配億容量が必要にな る。この実施例では、ディジタル信号のソースに対応し て上記のようなサンプリングレート、ピット長及びモー ドの3通りの再生条件を設定し、それを任意に組み合わ せて再生可能にすることにより、限られた記憶回路の記 億容量を最大限に有効利用することができる。そして、 これらの再生条件による多数で多様な組み合わせができ るが、IDコードを用いてプレーヤに自動的に設定でき るから、操作の煩わしさがなく、誰にでも簡単に受け渡 された情報等の再生が可能になる。

【0032】上記サンプリングレートの種類あるいは周 被数は任意にできる。この場合、それぞれのサンプリン グレートに合わせてクロックパルスを発生させるように 50

\*2、D0, D1が01なら11.025kHz、D0, D1が10なら22.05kHz、そしてD0, D1が 11なら44.1kHzが指定される。ピットD2は、分解能の指定に用いられ、0なら8ピット、1なら16ピットが指定される。そして、ピットD3はモード指定に用いられ、0ならモノラル、1ならステレオにされる。そして、残りの4ピットD4~D7は拡張機能用に残してある。ここで、配憶回路RAMのメモリ容量(総ピット数M)と、分解能としてのピット長N、サンプリングレートfs及びモードS(ステレオS=2、モノラルS=1とする)と配録再生時間tとの関係は、次式(1)により表される。

16

. . . . . . . . . . . . . . . . (1)

すればよい。そして、IDコードは、端末装置の操作により指定可能なビットを付加するものであってもよい。例えば、上記残りビットにより、後述するような遅聴きモードや早聴きのモードの自動設定を行うようにしたり、プログラム単位での再生と全プログラムを連続して再生する等の再生モードの自動指定を行うものであってもよい。

【0033】図13には、量子化雑音除去回路の一実施例の回路図が示されている。アナログ信号をディジタル化すると、必ず量子化雑音(誤差成分)が発生する。この量子化雑音は、特に無音時に耳ざわりなものとなる。この実施例では、ディジタル/アナログ変換回路DACの入力部に、次のような量子化雑音除去回路を設けるものである。

【0034】メモリ回路RAMから読み出されたディジ タル信号は、ディジタル/アナログ変換回路DACに入 力されて、ここでアナログ信号Voutに変換される。 特に制限されないが、この実施例の量子化鍵音除去回路 は、ディジタル信号が2の補数コードにより構成される 場合に向けられている。上記メモリ回路RAMから読み 出されたDO~Dnからなるディジタル信号は、アンド ゲート回路を介してディジタル/アナログ変換回路DA Cの対応する入力端子D0~Dnに入力される。上記メ モリ回路RAMから読み出されたディジタル信号は、同 図に破線で示したようなレベル判定回路により無音とみ なされるレベル判定が行われる。このレベル判定回路の 無音とみなされる出力信号は、同図に破線で示された夕 イマ回路に入力されて時間判定が行われる。上記レベル 判定回路とタイマ回路とにより無音とみなされるレベル が一定時間継続すると、無音期間と判定されてインパー 夕回路を通した出力信号が論理 0 となり、上記アンドゲ ート回路のゲートを閉じるように制御する。すなわち、 アンドゲート回路は、メモリ回路RAMから読み出され るディジタル信号に無関係に、上記インパータ回路の出 カ信号の論理 0 によりディジタル/アナログ変換回路D ACに入力される入力信号D0~Dnを論理0に強制的

に設定する。

【0035】ディジタル相号D0~Dnは、上記のように2の補数コードにより構成される。すなわち、D0~Dnが8ビットからなるとき、正の最大値が01111111で、負の最大値が1000000となり、0レベルは00000000になる。なお、十進法の+1は上記2進法で0000001であり、十進法の-1は上記2進法では11111111となる。したがって、上記のように無音期間と判定されたならアンドゲート回路の出力を0に固定することにより、無音期間での量子 10化雑音を完全にカットすることができる。

【0036】同図のレベル判定回路は、無音とみなす正 の最大値  $+ \Delta L$  と負の最大値  $- \Delta L$  を設定可能にされ る。例えば、+1を正の最大値+ΔLすると、コンパレ ータCP1の入力Bは0000001が入力され、-1を負の最大値-ΔLとすると、コンパレータCP2の 入力Bには11111111が入力される。 これらのコ ンパレータCP1、CP2の入力Aには、上記メモリ回 路RAMからのディジタル信号が入力される。コンパレ ータCP1は、A≦Bのときに1の出力信号を形成し、 コンパレータCP2はA≥Bのときに1の出力信号を形 成する。これらのコンパレータCP1とCP2の出力信 号はアンドゲート回路を介して出力される。それ故、デ ィジタル信号が00000001、00000000、 11111111ときにアンドゲート回路の出力が無音 検出の1を出力する。なお、ディジタル信号が0000 0010のように、+ Δ L より大きいときにはコンパレ ータCP1の出力が0となり、ディジタル信号が111 11110のように-ΔLより小さいときにはコンパレ ータCP2の出力が0となる。これにより、アンドゲー 30 ト回路からはディジタル信号が上記無音となみすレベル の範囲内にあるときだけ1の出力信号を形成する。

【0037】タイマ回路は、カウンタ回路CNTとコン パレータCP3から構成される。カウンタ回路CNTの リセット入力Rには、上記レベル判定回路の検出出力が 入力される。無音状態を判定するとカウンタ回路CNT のリセットが解除されるため、カウンタ回路CNTはク ロックパルスCKの計数動作を開始する。カウンタ回路 CNTの計数出力はコンパレータCP3の入力Aに供給 される。コンパレータCP3の入力Bには無音期間と見 做すための設定時間tが入力される。これにより、コン パレータCP3は、無音レベルが継続して上記設定時間 tを超えると、出力信号(A≥B)を1にする。この出 力信号はインパータ回路により反転されて上記アンドゲ ート回路に入力されるので、メモリ回路RAMから読み 出されるディジタル信号に無関係にディジタル/アナロ グ変換回路DACの入力に供給されるディジタル信号は 0000000000レベルとされる。レベル判定回路 において、ディジタル信号が上記±△Lを超えるレベル が入力されると、コンパレータCP1又はCP2がそれ 50 18

を検知して出力を0にし、タイマ回路のカウンタ回路CNTをリセットさせる。これにより、タイマ回路のコンパレータCP3の出力信号が0になり、インパータ回路を通してアンドゲート回路の制御入力を1に設定するので、ディジタル/アナログ変換回路DACの入力にはメモリ回路RAMから読み出されたディジタル信号が入力される。このようにして、無音期間が終了すると直ちにメモリ回路RAMから読み出されたディジタル信号がアナログ信号に変換される。

【0038】上記タイマ回路の設定時間 t は、本願発明 者における実験結果によれば、音楽プログラムやニュー スプログラム等の内容により異なるが、一般的にいって 0. 5 m s ~ 2 0 m s 程度の時間が望ましい。 もちろ ん、この範囲を多少超える時間に設定しても大きな問題 は生じない。また、無音とみなすレベルは、入力ソース やその分解能に対応して切り換え可能にしてもよい。例 えば、一般的にいって16ピットのディジタル信号の場 合には、8 ピットのディジタル信号の場合に比べて範囲 を大きく設定することが望ましい。また、ディジタル信 号は2の補数コードを用いる必要はなく、8ピットの場 合には011111111又は1000000を交流的 な中点レベルとするものであってもよい。このようなデ ィジタル信号とした場合には、ディジタル/アナログ変 換回路DACの入力には、マルチプレクサやゲート回路 の組み合わせて無音期間を検出したならメモリ回路RA Mからのディジタル信号に代えて011111111Xは 10000000に切り換えるようにすればよい。

【0039】図14には、以上の動作を説明するための 波形図が示されている。同図のAの波形は、メモリ回路 RAMからのディジタル信号をそのままディジタル/ア ナログ変換回路に入力してアナログ信号を形成した場合 が示されている。同図に示すように、無音期間では量子 化誤差分に対応して信号変化が行われるのでそれがノイ ズとして耳ざわりなもとなってしまう。これに対して、 この実施例の量子化雑音除去回路では、同図Bに示すよ うに無音とみなされるレベルが一定期間 t だけ経過する と、アンドゲート回路により強制的に0レベルに対応し たディジタル信号がディジタル/アナログ変換されるの で、上記ノイズが除去された0レベルの次の音声信号が 到来するまで出力される。上記一定時間 t は前配のよう に 0. 5 m s ~ 2 0 m s 程度と極く短いのでその間に出 力される量子化雑音は耳ざわりなものになることはな い。この実施例の量子化雑音除去回路は、前記のような プレーヤに用いられるもの他、ディジタル・オーディオ ・テープ・レコーダ等のようにディジタル音声信号を扱 うもの等各種のディジタル音声処理回路として広く利用

【0040】図15には、この発明に係るディジタル信号販売システムに用いられる機密保護回路の一実施例の 回路図が示されている。ディジタル化された音声情報等 を商品として販売する場合には、それが簡単にコピーされてしまうことを防ぐことが、その商品価値を高める上で重要となる。そこで、第1に特定の者だけ実質的なディジタル信号の再生動作を行うようにする機能が付加される。第2に前記実施例のディジタル信号販売システムにおいて販売されるディジタル信号がプレーヤに転送されると、プレーヤの内部で次のような信号変換が行われて安易なコピーを防止する機能が付加される。

【0041】上記特定の者だけの再生動作を行うように するため、あるいは特定の者によるコピーを許可するた 10 めに、メモリ回路RAMの読み出し出力部にはパスワー ドの判定信号によって制御される排他的論理和回路EO Rが設けられる。この排他的論和回路EORは、読み出 し信号DO~Dnの全ピットに対応して設けるものの 他、少なくとも上位1ビットを含む1ないし複数のビッ トに対してのみ上記排他的論理和回路EORを設けるも のとしてもよい。上記メモリ回路RAMの入力データ端 子には、前記端末装置(サーバ)から転送されるディジ タル信号がそのまま入力される。なお、メモリ回路RA Mの入力と出力とが共通化された半導体メモリを用いた 20 場合には、メモリ回路のデータ端子が接続される信号バ スに対して、読み出し信号経路に上記排他的論理和回路 EORが挿入される。メモリ回路RAMは、アドレス更 新パルスを受けるアドレスカウンタACにより生成され たアドレス信号により、ディジタル信号の読み出しが行

【0042】上記パスワードは、プレーヤにスイッチ又はROM等により予めセットされている。このパスワードはプレーヤの購入際に購入者に知らされる。それ故、プレーヤによりディジタル信号の再生を行うときには、上記パスワードをセットするようにする。図示しないコンパレータ等により登録されたパスワードと入力されたパスワードとが一致すると、パスワード判定信号が0にされる。それ故、排他的論理和回路は、0と一致した0が入力されると、0の一致信号が出力される。上記0と不一致の1が入力されると、1の不一致信号が出力される。このようにパスワード判定信号が0のときには、排他的論和回路EORは入力ディジタル信号をそのままスルーして出力させる。

【0043】これに対して、図示しないコンパレータ等 40 により登録されたパスワードと入力されたパスワードと が不一致と判定されるとパスワード判定信号が1にされる。それ故、排他的論理和回路は、1と一致した1が入力されると、0の一致信号が出力される。上記1と不一致の0が入力されると、1の不一致信号が出力される。このようにパスワード判定信号が1のときには、排他的論和回路EORは入力ディジタル信号を反転して出力させる。上記のように全ピットのディジタル信号に対して排他的論理和回路EORを設けると、パスワードが不一致のときには全ピットが逆転し、逆転されたピットをア 50

ナログ変換しても意味をなさない音声信号となって情報の機密保持を行う。また、コピーを行う場合にも、言い換えるならば、メモリ回路RAMのデータを外部に出力する場合にもパスワードを必要とすることにより安易なコピーが防止できる。

20

【0044】ニュースや交通情報等のようにそれを機密にすることがあまり重要でないものもある。このような場合には、前記IDコードを利用してパスワードの無効にするものとしてもよい。言い換えるならば、IDコードにより機密を必要とする場合にのみパスワードの一致を条件にして前記機密保護動作を行うようにするものであってもよい。このようにすれば、機密保護を行う必要のあるものを販売側で指定することができる。また、留守番電話を受け取ったとき、それを他人に聞かれたくない場合がある。このような場合には、端末装置により上記機密保護を行うようIDコードによる機密保護の指定が可能にするものとしてもよい。いずれにしても、IDコードにより真に機密保護を行う場合にのみパスワードの入力を必要とすることにより、操作の煩わしさを最小にすることができる。

【0045】図16には、この発明に係るディジタル信 **号販売システムに用いられる機密保護回路の他の一実施** 例の回路図が示されている。この実施例では、パスワー ドの一致判定信号と排他的論理和回路EORを用いた機 密保護回路がメモリ回路RAMのデータ入力端子側に設 けられる。この場合でも、パスワードが不一致のときに はメモリ回路RAMに書き込まれるディジタル信号その ものの各ピット又は1ないし任意のピットが反転され て、意味をなさない音声信号に変換されるので、前配同 様に機密保護を行うことができる。この場合には、端末 装置から機密保護を必要とするディジタル信号の転送が 行われるときに、端末装置のタッチキー等によりパスワ ードが入力されて一致した場合のみ、実質的に有効なデ ータの転送が行われ不一致の場合には上記のようにピッ トを反転させて実質的に意味を持たないディジタル信号 を転送させる。これに代えて、転送動作をそのものを停 止させるものとしてもよい。

【0046】図17には、この発明に係るディジタル信号販売システムに用いられる機密保護回路の更に他の一実施例の回路図が示されている。この実施例では、パスワードの一致判定信号と排他的論理和回路EORを用いた機密保護回路がメモリ回路RAMのアドレス入力端子側に設けられる。この場合には、パスワードが不一致のときにはメモリ回路RAMのアドレス選択が入力のときは異なり、1ないし複数ピットが反転されることにより、入力のときの連続したアドレスに対して出力のときには飛び飛びのアドレスに変化してしまう。この結果、このような飛び飛びのアドレスにより読み出されるディジタル信号はもはや音声情報として意味をなさないものになるので前記同様に機密保護を行うことができる。図

20

15又は図16の実施例と図17の実施例とを組み合わ せて、データとアドレスの双方のそれぞれに1ないし複 数の排他的論理和回路を用いた機密保護回路を散ける構 成としてもよい。このようにすれば、データとそのアド レスの組み合わせにより、いっそう高い機密保護を行う ようにすることができる。

【0047】図18には、この発明に係るディジタル信 号販売システムに用いられる機密保護回路の更に他の一 実施例の回路図が示されている。この実施例は、主とし てディジタル信号のコピー防止に向けられている。ブレ 10 ーヤには、EPROM等により個々のパスワードが登録 されている。このパスワードはプレーヤの購入者自身も 知らされない暗号コードとされる。これらの暗号コード の各ピットは、メモリ回路RAMの入力と出力にそれぞ れ設けられた排他的論理和回路EORの一方の入力に供 給される。同図では、メモリ回路RAMのデータ入力と データ出力の全ピットに対して排他的論理和回路が設け られるようにされているが、任意の1ないし複数のピッ トに対してのみ排他的論理和回路EORを設けるものと してもよい。ただし、対応する入力と出力とは一対とし て上記排他的論理和回路EORがそれぞれに設けられ

【0048】上記パスワードにより排他的論理和回路E ORの入力が0にされたデータ入力ビットはそのままス ルーして書き込まれ、パスワードにより排他的論理和回 路EORの入力が1にされたデータ入力ピットは反転さ れて書き込まれる。メモリ回路RAMからの読み出され たディジタル信号は、上記同じパスワードにより制御さ れる排他的論理和回路EORを通すことにより、前配の ようにスルーのピットはそのままスルーとなり、反転さ *30* れたピットは再び反転されるからもとにもどされる。こ れにより、入力ディジタル信号と同じディジタル信号が ディジタル/アナログ変換回路DACに伝えられるの で、音声再生には問題なく行われる。

【0049】これに対して、プレーヤのコネクタ側に対 してはメモリ回路RAMの読み出しをそのものを出力さ せる。言い換えるならば、書き込み回路側でパスワード によりピット変換されたディジタル信号を出力させる。 これにより、コピーされたディジタル信号は、もとのデ ィジタル信号とは異なり意味をなさないものとなるから 40 実質的なコピー防止が可能になる。なお、上記のパスワ ードの解読は、ディジタル回路の知識を持つ者であれば 比較的簡単に行うことができる。しかし、前記のような ニュースや株式市祝あるいは音楽プログラム等の販売価 格からして、上記の機密保護を破壊する労力のほうがコ スト的に高くなり意味をなさないであろう。すなわち、 本願のディジタル信号販売システムにおける機密保護は 安易なコピーや安易な盗聴が防げれば十分である。

【0050】図19には、この発明に係るディジタル信 号販売システムに用いられる機密保護回路の更に他の一 50

実施例の回路図が示されている。この実施例は、前記の一 ような排他的論理和回路EORによるピットのスルー/ 反転を行うものに代えて、並べ変え回路を用いる。例え は、並べ代え回路は、2つの信号経路をもち1つは入力 信号をそのまま出力させるものと、他の1つは入力側ピ ットD0~Dnに対して出力側ピットD0~Dnの空間 的な入れ変えを行うもの、具体的には、最下位ビットD Oを最上位ピットDnとして出力させたり、D1をD2 として出力させるものである。パスワード判定信号が不 一致なら上記並べ変えを行うことにより、ディジタル信 母を意味をなさないものに破壊して出力させる。この並 べ変え回路は、図16の排他的論理和回路EORに代え て入力側データに設けるものとしてもよいし、図17の 排他的論理和回路EORに代えてアドレス入力側に設け るものとしてもよい。

【0051】図20は、上記機密保護回路に用いられる 並べ変え回路の一実施例の具体的回路図が示されてい る。同図には、複数ピットからなるディジタル信号に対 して、1ピット分の並べ変え回路が代表として例示的に 示されている。D0~Dnからなる複数ピットの入力デ ィジタル信号は、切換回路によりいずれか1つが選択さ れて出力端子から最下位ビットD0として出力される。 切換回路は、デコーダにより形成された選択信号により D0~Dnの中から1つを選択して出力させる。

【0052】上記ディジタル信号D0~Dnが8ビット の場合、乱数回路では3ピットの乱数(十進法で0~ 7) を発生させて、セレクタSELの入力端子Aに供給 する。このセレクタSELの他方の入力端子Bには、上 記出力ピットDOに対応した十進法のOを指定する3ピ ットの2進信号(000)が入力される。そして、セレ クタSELの選択端子Sにはパスワード判定信号が入力 される。パスワード判定信号は、パスワードが一致した ときには1のハイレベルとなり、セレクタSELの入力 Bの信号を出力Yから送出させる。

【0053】上記のようにパスワードが一致したときに は、出カピットDOに対応した十進法のOがセレクタS EL通してデコーダに入力されるので、デコーダは切換 回路に対して入力ピットDOの選択信号を形成して供給 する。これにより、切換回路では入力信号DOが出力信 号D0としてそのまま出力される。これに対して、パス ワードが不一致のときには、乱数回路により生成された 3 ビットの信号が選ばれてデコーダに入力される。これ により、デコーダは3ビットの信号を解読して8ビット の入力信号D0~Dnの中から1つの選択信号を形成す る。上記入力信号D0が選ばれる確率は1/8である。 残りの7ビットの出力信号についても上記同様な回路が 設けられるので、パスワードが不一致でも入力信号DO **~Dnがそのまま出力される確率は、1/(8×8×8**  $\times 8 \times 8 \times 8 \times 8 \times 8 \times 8) = 1/167772160$ に極めて低くなり機密保護が可能になる。この回路の特

一徴は、乱数回路によりその都度ピットの入れ変えの組み 合わせが異なるので、出力されたビット列から真のデー 夕を解読することを実質的に不能にすることができる。

【0054】図21には、高音質での早聴きと遅聴き再 生を実現したディジタル音声信号処理回路の一実施例の プロック図が示されている。前記のようなディジタル信 号販売システムでは、ニュースや各種市況といった情報 は、短時間での関取りを行うために早聴き再生が有効と される。また、プレーヤの使用者が老人等である場合に は、単に聴力の低下ばかりか、言葉そのものの理解に時 間を要するため、遅聴き機能を付加することが有効とさ れる。従来のカセット式テープレコーダ等のようなアナ ログ式の録音装置では、テープスピードを、録音時間に 対して再生時間を変えることにより遅聴きや早聴きを行 **うようにすることができる。しかし、このようにテープ** スピードを変化させると、同時にピッチ(周波数)も変 わってしまい、原音に対する忠実性が失われる結果、非 常に聞きずらいものになってしまう。そこで、ディジタ ル信号プロセッサ等を用いた信号処理技術を利用するこ とにより、上記ピッチを変えずに再生速度を変えること も考えられる。しかし、このようにすると、構成が複雑 になるとともに、消費電力も増大して前記のような携帯 プレーヤに搭載できないばかりか価格も高価になってし まう。さらに、音声にしか効果がなく、音楽プログラム の再生が困難となる。

【0055】この実施例では音声情報に含まれる無音期 間を活用し、早聴き再生のときには無音期間を短縮ない し実質的に削除して再生し、遅聴き再生のときには無音 期間を拡大ないし延長して再生させるようにするもので ある。このような方式を採ることにより、早聴きや遅聴 き再生においても、原音のピッチそのものは変化がない から高音質を維持させることができる。そして、その構 成は、後述するように比較的簡単な論理回路の組み合わ せにより構成でき、ディジタル信号処理プロセッサ等の ような高価で複雑な装置を用いる必要がなく、安価でか つ小型化が可能となる。

【0056】上記図21の実施例は、前記ディジタル信 号販売システムのプレーヤに搭載された例が示されてい る。メモリ回路RAMから読み出されたディジタル音声 信号は、ディジタル/アナログ変換回路DACに入力さ れるとともに、無音期間検出回路にも入力される。この 無音期間検出回路は、前記図13図の実施例の量子化雑 音除去回路に用いられたと同様な回路を利用できる。前 記量子化雑音除去回路も搭載した場合にはそれと共用化 して無音期間検出回路を用いるものであってもよい。こ の無音期間検出回路の出力信号は、早聴/遅聴回路に入 力される。早聴/遅聴回路は、モード1とモード2の制 御信号を受けて、早聴き又は遅聴きの指定が行われる。 この早聴/遅聴回路は、上記モード信号に対して上記メ

24

レスカウンタACの動作制御を行う。例えば、モード1 により早聴きが指定されたなら、無音期間が検出される とクロックの周波数を通常より速くして無音期間でのメ モリ回路RAMの読み出しを速することにより、無音期 間を実質的に短くして早聴き再生とする。

【0057】逆に、モード2により遅聴きが指定された なら、無音期間が検出されるとクロックの周波数を通常 より遅く又は一定期間停止して無音期間でのメモリ回路 RAMの読み出し時間を拡大ないし延長させることによ り遅聴き再生とする。なお、アドレスカウンタACの出 力信号は、セレクタを介してメモリ回路RAMに入力さ れる。セレクタは、メモリ回路RAMに対してディジタ ル信号を書き込むときには、外部のアドレス信号をメモ リ回路RAMに入力させ、メモリ回路に記憶されたディ ジタル信号を読み出すとき、言い換えるならば、ディジ タル信号の再生動作のときにはアドレスカウンタACに より生成されたアドレス信号をメモリ回路RAMに入力 させる。

【0058】図22には、早聴き回路の具体的一実施例 のプロック図が示されている。この実施例では、無音期 間検出回路の出力信号は、一方においてインバータ回路 Nを介してアンドゲート回路Gに入力される。このアン ドゲート回路Gは、メモリ回路RAMからのディジタル 信号をディジタル/アナログ変換回路DACに入力する ゲート回路であり、前記量子化雑音除去回路と同じ構成 にされる。すなわち、この実施例では、無音期間での早 聴きとともにその間の量子化雑音も同時に除去しようと するものである。上記無音期間検出回路の出力信号は、 セレクタSELの制御端子Sに入力される。セレクタS ELは、制御端子Sに入力される無音期間検出回路の出 カ信号に応じて2つのクロックパルスCK1とCK2を 選択的にアドレスカウンタACに入力する。例えば、ク ロックパルスCK1は、通常再生に対応したクロックパ ルスであり、前記のディジタル信号のサンプリングレー トに対応した周波数を持つようにされる。これに対し て、クロックパルスCK2は、早聴き用に用いられ上記 クロックパルスCK1の約10倍程度の高い周波数にさ れる。

【0059】早聴きモードが指定されている場合、無音 期間検出回路におてい無音と判定されたなら出力信号が ハイレベル (論理1) になる。これを受けてインパータ 回路Nの出力信号がロウレベルとなって、アンドゲート 回路Gのゲートを閉じてしまうので、前記のような2の 補数コードのディジタル信号の場合には、無音期間にお いてディジタル/アナログ変換回路DACに入力される ディジタル信号が強制的に 0 レベルに対応したものとさ れる。また、上配無音期間検出回路の出力信号のハイレ ベルにより、セレクタSELはクロックCK1に変えて クロックCK2をアドレスカウンタACに入力する。こ モリ回路RAMの読み出しアドレス信号を形成するアド 50 れにより、アドレスカウンタACは、通常の再生動作の

約10倍の速度でアドレス歩進動作を行う。これにより、無音期間が約1/10に短縮されて、等価的に早聴き再生が行われる。本顧発明者の実験によれば、原稿を読むというニュースプログラムから各種会話や講演等の全体の再生時間に対して無音期間の占める割合は比較的長く約30%~50%にもなる。これの無音期間を実質的に無くすことにより、再生時間を約2/3~1/2に短縮させることができるものとなる。

【0060】上記無音期間が終了すると、直ちにもとの 通常再生に戻るから音質は原音と同じくなり、閉取りが 10 極めて容易になるものである。なお、この実施例回路に おいて、早聴き機能を停止させる場合は、例えば無音期 間検出回路の出力信号を新たに追加されたアンドゲート 回路等を通してセレクタSELの制御端子Sに入力させ ればよい。そして、早聴きを行わないときには上配アンドゲート回路の入力に0を入力すれば、セレタクSELの制御端子Sは常にロウレベルにされるから、無音期間 でもクロックCK1がアドレスカウンタACに入力され て無音期間に対応した時間だけ無音レベルが出力される。このときには、アンドゲート回路Gが前記のような 20 量子化雑音除去回路として作用して、その間の量子化雑音の発生を防止する。

【0061】図23には、遅聴き回路の具体的一実施例 のプロック図が示されている。この実施例では、遅聴き 再生のために真の無音期間に比例して拡大された無音期 間を作り出すようにするものである。前記のような無音 期間検出回路の出力信号は、一方においてフリップフロ ップ回路FFのセット入力Sに供給され、他方において アンドゲート回路G1の一方の入力に供給される。この アンドゲート回路G1の他方の入力には、無音期間を測 定するためのクロックパルスCK3が入力される。アン ドゲート回路G1の出力信号は、無音期間カウンタに入 力される。無音期間カウンタは、無音期間検出回路によ り無音と判定された間、上記クロックパルスCK3を計 数することにより、その無音時間に対応した計数動作を 行う。カウンタはアンドゲート回路G2を介して入力さ れる上記クロックパルスCK3の計数動作を行う。上記 無音期間カウンタは、上配無音期間の時間計測とともに その情報保持動作を行うものであり、この無音時間情報 と同じクロックパルスCK3を計数するカウンタにより 上配無音時間の再現動作が行われる。すなわち、上配無 音期間カウンタとカウンタの出力はコンパレータCPに 入力され、その一致出力A=BがNカウンタにより計数 される。

【0062】Nカウンタは、無音期間をN倍に指定するためのものであり、特に制限されないが、N値は可変にされる。Nカウンタは、プログラマブルカウンタであり、計数値QがNに一致すると、一致信号Q=Nを出力して、上記フリップフロップ回路FFをリセットさせる。このNカウンタは、ダウンカウンタ回路を用いて実 50

現することもできる。計数値が初期値Nからダウンカウント動作を行う0になったときのボロー出力により、上記フリップフロップ回路FFをリセットさせるようにするものであってもよい。フリップフロップ回路FFの出力信号Qは、一方においてインバータ回路Nにより反転されて前配量子化雑音除去機能を持つアンドゲート回路Gの制御信号として用いられる。そして、上記フリップウップ回路FFの出力信号Qは、他方において上記フリップウンタにクロックバルスCK3の供給を行うアンドゲート回路G3の制御信号とされる。このアンドゲート回路G3の制御信号とされる。このアンドゲート回路G3に前配クロックバルスCK1を選択的に供給するゲート回路として作用す

26

【0063】この実施例回路の動作は、次の通りであ る。無音期間検出回路において無音期間が検出される と、アンドゲート回路G1がゲートを開いてクロックバ ルスCK3を無音期間カウンタに入力する。これによ り、無音期間検出回路により無音状態として判定されい ている間、無音期間カウンタはクロックパルスCK3の 計数動作を行う。無音期間検出回路により音声ディジタ ル信号が入力されたと判定されると、その検出信号のハ イレベルからロウレベルへの変化に同期して、フリップ フロップ回路FFがセットされる。これにより、出力信 号Qがハイレベルになり、メモリ回路RAMからのディ ジタル信号に代えて無信号レベルに対応したディジタル 信号をディジタル/アナログ変換回路DACに供給す る。上記フリップフロップ回路FFの出力信号Qの論理 1への変化に応じてインバータ回路N1の出力信号が論 理Oとなり、アンドゲート回路G3のゲートを閉じてし まう。これにより、アドレスカウンタACにはクロック。 パルスCK1が供給されないので、アドレスカウンタA Cは前のアドレスを保持したままにされる。言い換える ならば、メモリ回路RAMの読み出し動作が停止させら

【0064】上記フリップフロップ回路FFの出力信号 Qの論理1への変化により、アンドゲート回路G2がゲートを開くので、カウンタはクロックバルスCK3の計 数動作を開始する。この計数値が上記無音期間カウンタの計数値と等しくなると、コンパレータCPが一致信号 A=Bを出力して、Nカウンタを動作させるとともにカウンタをリセットする。以上の動作の繰り返しにより、 NカウンタがN値を計数すると、フリップフロップ回路 FFがリセットされる。すなわち、上記無音期間カウンタにより計測された無音時間がN倍されると、フリップフロップ回路FFがリセットされる。このフリップロップ回路FFのリセットにより、アンドゲート回路G3がゲートを再び開いて、クロックパルスCK1をアドレスカウンタACに入力する。これにより、メモリ回路R AMからの実質的なディジタル信号の読み出しが再開さ 20

30

れるとともに、アンドゲート回路Gがゲートを開いて読み出されたディジタル信号をディジタル/アナログ変換回路DACに供給するので、音声信号が再び出力されることになる。この構成では、無音期間の拡大がもとの原音の無音期間に比例するものである。それ故、会話や講演の間が、それぞれに従って拡大されるので聞取り易くなるものである。

【0065】なお、無音期間をカウントするとき、前記のような量子化雑音が出力されてしまう。この無音期間のカウント時の量子化雑音を除去するためには、例え 10 ば、無音期間検出回路の出力信号をインパータ回路を介して反転させてアンドゲート回路Gを制御するものとすればよい。この場合は、アンドゲート回路Gは3入力のゲート回路が用いられ、無音期間のカウント時には上記追加された無音期間検出回路の出力信号により量子化雑音が除去され、それ以降の無音期間が拡大される間は、前記のようにフリップフロップ回路FFの出力信号Qにより量子化雑音が除去される。

【0066】図24には、前記図22の早聴き回路に対応した動作波形図が示されている。源信号の無音期間下m1やTm2が、その間をアドレスカウンタACに供給されるクロックバルスを切り換えて実質的に削除することができるから、音声信号のピッチ(周波数)を変えることなく、言い換えるならば、音声信号の音質を劣化させることなく早聴きが可能になる。

【0067】図25には、前記図23の遅聴き回路に対応した動作波形図が示されている。源信号の無音期間Tm1やTm2が、カウンタ及びNカウンタによりその間のアドレスカウンタACの動作が停止されてn倍にそれぞれ拡大されるから、音声信号のピッチ(周波数)を変えることなく、言い換えるならば、音声信号の音質を劣化させることなく遅聴きが可能になる。

【0068】図26には、この発明に係る早聴き回路の他の一実施例のプロック図が示されている。この実施例では、早聴き再生のためにアドレスカウンタACに加算回路AUを用いてアドレス生成動作そのものを切り換えるようにするものである。すなわち、アドレスカウンタACは、加算回路AUとその加算出力A+Bを受けるレジスタREGからなり、レジスタREGの出力信号Qが加算入力Aに帰還されるとともに、メモリ回路RAMの読み出しアドレスとしてセレクタに入力される。加算回路AUの他方の入力Bには、セレクタSELを介して1と正の整数Mが選択的に入力される。このセレクタSELの制御端子Sには、無音期間検出回路の出力信号が供給される。無音期間検出回路の出力信号は、前記実施例と同様にインパータ回路Nを介して量子化雑音除去を行うアンドゲート回路Gにも供給される。

【0069】無音期間検出回路により無音期間と判定されると、セレクタSELは1に代えてMを選択して加算回路AUに伝える。したがって、無音期間に入る前に 50

28

は、加算回路AUは、レジスタREGにより形成されたアドレス信号に+1の加算を行って次のアドレス信号を生成するという+1のカウント動作を行うものである。これに対して、上記のように無音期間と入ると、セレクタSELはMを加算回路AUに入力する。この結果、加算回路AUはレジスタREGにより形成されたアドレス信号に+Mの加算を行って、Mアドレス分スキップさせたアドレス信号を生成する。これにより、無音期間でのアドレス歩進動作が等価的に高速になって前記同様に無音期間の実質的な削除が行われる。

【0070】図27には、この発明に係る遅聴き回路の 他の具体的一実施例のプロック図が示されている。この 実施例では、遅聴き再生のために遅聴き用のクロックパ ルスCK4が用意される。すなわち、前記図20に示し た早聴き回路とは逆に、遅聴き用に遅いクロックパルス CK4を用意して、無音期間に入るとセレクタSELを 切り換えて通常のクロックパルスCK1から遅聴き用の クロックパルスCK4に切り換える。上記クロックパル スCK1に対してクロックパルスCK4の周波数の1/ Nに低くすると、アドレスカウンタACの動作がN倍に 遅くなり、無音期間を等価的にN倍に拡大できる。この 実施例では、前配図22と同様な回路により構成できる から、セレクタSELの入力Bに対して同様なセレクタ 又は適当な切り換え回路を介して早聴きモードのときに はクロックパルスCK2を、遅聴きモードのときにはク ロックパルスCK4をそれぞれ選択的に供給するように すれば早聴きと遅聴き再生が可能になる。

【0071】図28には、この発明に係る遅聴き回路の 具体的他の一実施例のプロック図が示されている。遅聴 きモードにおいては、前配のように使用者が老人等であ る場合の聴取を便利するものである。したがって、比較 的長い無音期間に対してもその期間の拡大や延長を行う と、かえって関取りにくくすることなる。そこで、この 実施例では遅聴きモードでの無音期間の拡大ないし延長 に一定の制限を設ける機能を付加するものである。

【0072】この実施例は、前記図23に示した遅聴き回路を基本にして、次のような回路が付加される。無音期間カウンタの出力信号Qは、乗算回路MUに供給されてN倍にされる。このN倍にされた乗算出力は、セレクタSELの一方の入力Aと、コンパレータCP2の一方の入力Aに供給される。上記無音期間カウンタの出力信号Qは、コンパレータCP3の一方の入力Aに供給される。上記セレクタSEL及び2つのコンパレータCP2、CP3の他方の入力には、無音期間の最大延長時間Kが入力される。上記無音期間をN倍にするN値や、最大延長時間Kは、特に制限されないが、ブレーヤの使用者において一定の範囲で任意に設定できるようにされる。特に制限されないが、最大延長時間Kは、1~5秒の範囲で調整可能にされる。本顧発明者等による遅聴き試聴の結果では3秒程度が適当であると判定された。

される。

【0073】コンパレータCP1の一方の入力Aには延 長用カウンタの出力信号Qが供給され、他方の入力Bに は上記セレクタSELの出力信号Yが供給される。上記 セレクタSELの制御端子SにはコンパレータCP2の 出力信号が供給される。そして、コンパレータCP1と CP3の出力信号は、オアゲート回路G4を通してフリ ップフロップ回路FFのリセット端子R、無音期間カウ ンタのリセット嫡子R及び延長用カウンタのリセット嫡 子Rに供給される。上記フリップフロップ回路FFは、 前配同様に無音期間検出回路の立ち下がり、言い換える 10 ならば、原信号の無音期間の終了タイミングでセットさ れる。このフリップフロップ回路FFの出力信号Qは、 インバータ回路Nを介して前記のようなアンドゲート回 路Gの制御と、延長用カウンタの計数動作を制御するア ンドゲート回路G2及びインバータ回路N1を介してア ドレスカウンタACの計数動作を制御するアンドゲート

【0074】図29には、図28の動作の一例を説明するための動作概念図が示されている。処理前は原信号であり、Tmaxは最大延長時間Kに相当する。このように処理前の原信号の無音期間Tdが、上記最大延長時間Kより大きい場合にはコンパレータCP3の入力Aに供給される無音期間カウンタの出力信号Qが、コンパレータCP3の入力Bに供給される最大延長時間Kより大きくなると、コンパレータCP3の比較出力A≧Bが論コになる。これにより、オアゲート回路G4を通してフリップフロップ回路FF、無音期間カウンタ及び延長用カウンタをリセットしてしまうので、等価的に遅聴きモードが無効にされる。これにより、遅聴き動作処理前と処理後では同じとなる。このように、原信号での無音期間が遅聴きの目的を超えるように長い場合には実質的に無音期間の延長動作が無効にされる。

回路G3に供給される。

【0075】図30には、図28の動作の他の一例を説 明するための動作概念図が示されている。同図において も上記と同様に処理前は原信号であり、Tmaxは最大 延長時間Kに相当する。このように処理前の原信号の無 音期間Tdは、上記最大延長時間Kより短いが、それが N倍されると最大延長時間Kより長くなるような場合に は、乗算回路MUにより求められた無音時間Td×Nが 最大延長時間Kより大きくなることをコンパレータCP 2が検出して、その比較出力A≥Bを論理1にする。こ の比較出力信号の論理1に応じて、セレクタSELは入 カAの乗算出力Td×Nに代えて入力Bの最大延長時間 KをコンパレータCP1に伝える。これにより、延長用 カウンタの出力信号Qが上記最大延長遅延時間を超える とコンパレータCP1の比較出力A≥Bが論理1にな り、オアゲート回路G4を通してフリップフロップ回路 FF、無音期間カウンタ及び延長用カウンタをリセット する。このようにして、処理後の信号においては無音期 間の延長時間が上記最大延長時間を超えないように制限 50 .

【0076】図31には、図28の動作の更に他の一例 を説明するための動作概念図が示されている。同図にお いても上記と同様に処理前は原信号であり、Tmaxは 最大延長時間Kに相当する。このように処理前の原信号 の無音期間Tdが上記最大延長時間Kより短く、かつそ れをN倍したものが最大延長時間Kより短くなるような 場合には、乗算回路MUにより求められた無音時間Td ×Nが最大延長時間Kより小さくなることをコンパレー 夕CP2が検出して、その比較出力A≥Bを論理0にす る。この比較出力信号の論理 0 に応じて、セレクタSE Lは入力Aの乗算出力Td×NをコンパレータCP1に 伝える。これにより、延長用カウンタの出力信号Qが上 記拡大された無音期間Td×Nを超えるとコンパレータ CP1の比較出力A≥Bが論理1になり、オアゲート回 路G4を通してフリップフロップ回路FF、無音期間力 ウンタ及び延長用カウンタをリセットする。このように して、処理後の信号においては無音期間がN倍に拡大さ れたものとなる。

30

【0077】図32には、早聴きと遅聴き動作の他の一 実施例を説明するため波形図が示されている。この実施 例では、早聴きや運聴きの他にデータ圧縮機能をも行う ようにするものである。逆に言えば、原信号の無音期間 を処理信号のように無音信号MKに置き換えるものであ る。なお、同図の無音信号MKはその挿入位置を示すも のであり、実際にアナログ変換されるときには無音信号 MKが挿入された部分は無音状態にされるものである。 このような無音信号MKを挿入させることにより、無音 期間が数パイトのような情報に置き換えられるから、ア ナログ変換される前のディジタル信号に含まれる無音期 間を実質的に無くすことができる。この結果、ディジタ ル信号の記憶に必要な記憶容量が全体に対する無音期間 が占める割合分だけ、前配のように約1/2~2/3程 度に減少させことができる。このようなデータ圧縮方法 を採用した場合には、上記無音信号MKを利用すること により、選択的にそれを拡大させたり、縮小させたりす ることにより運聴きや早聴き動作を行わせることができ る。このようなデータ圧縮には、基本的には前配のよう な早聴き回路を利用することができる。早聴き回路で は、無音期間では量子化雑音を除去するために0レベル を出力させるようにしたが、それに代えて無音信号MK を挿入させるようにすればよい。

【0078】図33には、無音信号MKの一実施例のビットパターン図が示されている。無音信号MKは、無音マークと無音時間情報とから構成される。無音マークは、通常の音声ディジタル信号ではあり得ないビットパターンの組み合わせが選ばれる。この実施例では、ディジタル信号が2の補数コードからなる場合、正の最大値011111112負の最大値1000000の組み合わせを用いる。通常の音声信号として正の最大値から負

30

・の最大値に変化することはないので、この組み合わせを 無音マークとして用いる。上記無音マークとしては、上 記の場合とは逆の組み合わせ、あるいは2パイトの他、 3パイトあるいは4パイトを組み合わせて構成してもよ い。無音時間情報は、特に制限されないが、2パイト分 用意されている。これより長い無音期間にも対応させる ために、無音時間情報に3パイトや4パイト等を用いる ものであってもよい。

【0079】図34には、上記のようなデータ圧縮が行 われたディジタル信号に対する早聴き/遅聴きモードを 10 含むディジタル信号再生回路の一実施例のプロック図が 示されている。アドレスカウンタACには、アンドゲー ト回路G3を介してアドレスカウンタ用クロックADC Kが供給される。メモリ回路RAMの読み出し信号は、 前記のように無音信号MKが2パイトの無音マークと2 バイトの無音時間からなるときには、それに対応して4 段のシフトレジスタSR1~SR4を通して出力され る。これらのシフトレジスタSR1~SR4は、アンド ゲート回路G4を介してデータシフトクロックDSCK が供給される。上記シフトレジスタSR4, SR3の出 20 カAとBは、マーク検出回路に入力される。マーク検出 回路は、上記信号AとBのピットパターンが前記正の最 大値01111111と負の最大値1000000に一 致するか比較判定を行う。マーク検出回路の検出信号 は、フリップフロップFF1とFF2のセット信号とし て用いられる。

【0080】シフトレジスタSR2とSR1の出力Cと Dは、コンパレータCP1の一方の入力Aに供給され る。このコンパレータCP1の他方の入力Bには無音力 ウンタの出力信号が供給される。上記コンパレータCP 1の出力信号は、オアゲート回路G2を介して無音カウ ンタのリセット端子Rと、無音期間の延長に用いられる 繰返カウンタの入力CKに供給される。この繰返カウン タの出力QはコンパレータCP2により延長倍率Nと比 較される。フリップフロップ回路FF2の出力Qは、イ ンパータ回路N2を介して上記オアゲート回路G2、及 びアンドゲート回路G3とG4に供給される。これによ り、無音マークが検出されるとアドレスカウンタACの 動作及びシフトレジスタSR1~SR4のシフト動作が 停止されて、無音信号がシフトレジスタSR1~SR4 に保持される。このとき、メモリ回路RAMもアドレス カウンタACの動作停止に従い読み出し停止状態にされ る。上記コンパレータCP2の出力信号は繰返カウンタ とフリップフロップ回路FF2のリセット端子Rに供給 される。

【0081】フリップフロップ回路FF1の出力Qは、 無音フラグFLGとされ、インパータ回路N1を介して アンドゲート回路G1の制御信号とされる。このように 無音マークが検出されると、直ちにゲート回路G1が閉 じられて、正と負の最大値や続いて出力される時間情報 50 れた無音期間を終了させる。上記Nを3に設定すれば、

る。特に、上記のように正と負の最大値を無音マークと して用いる場合には、それがそのまま出力されると大き なパルス性のノイズが発生する。上記フリップフロップ 回路FF1の無音フラグは、4段のD型フリップフロッ プロFFを通してフリップフロップ回路FF1のリセッ

32 が音声信号として誤って出力されてしまうことを防止す

ト信号として帰還される。これらのフリップフロップ回 路DFFは、次に説明するように前配シフトレジスタS R1~SR4と同じデータシフトクロックにより無音フ ラグの伝達動作を行い、無音期間の終了とともに上記シ フトレジスタSR1~SR4に保持されていた上記のよ うな無音マークと時間情報からなる無音信号が掃き出さ れる期間を検出する。これらのフリップフロップ回路D FFにより無音信号期間が終了したと判定されたならフ

リップフロップ回路FF1のリセットが行われる。

【0082】無音マークの検出によりフリップフロップ 回路FF2がセットされると、インパータ回路N2を介 して無音カウンタのリセット状態が解除される。無音カ ウンタは、このリセット状態の解除に応じて無音クロッ クSCLKの計数動作を開始する。通常の再生モードの ときには、コンパレータCP2に供給されるN値が1に 設定される。これにより、無音カウンタの計数値と無音 信号に含まれる無音時間とが一致すると、コンパレータ CP1により出力された一致信号を繰返力ウンタが+1 の計数をするので計数値が1となる。この結果、コンパ レータCP2も同時に一致出力を形成するので、繰返力 ウンタ、フリップフロップ回路FF2のリセットが行わ れる。フリップフロップ回路FF2のリセットにより、 アンドゲート回路G3, G4がゲートを開いてアドレス カウンタACを介したメモリ回路RAMの読み出しと、 シフトレジスタSR1~SR4のシフト動作が再開され る。このシフトレジスタSR1~SR4の動作と同期し てフリップフロップ回路DFFも無音フラグFLGを順 次伝達する。すなわち、シフトレジスタSR1~SR4 に保持されていた無音信号が掃き出されるまでの間、フ リップフロップ回路FF1をセット状態のままとして、 それがディジタル/アナログ変換回路DACにより伝え られて音声ノイズとして出力されるのを禁止する。上記 無音信号が掃き出されるのと同期してフリップフロップ 回路FF1がリセットされる。これにより、実質的な無 音期間が終了して最終段のシフトレジスタSR4から出 力されるディジタル音声信号がアンドゲート回路G1を 通してディジタル/アナログ変換回路DACに入力され て音戸信号の再生が行われる。

【0083】遅聴きモードのときには、コンパレータC P2に供給されるN値が1以上の適当な整数値に設定さ れる。例えば2に設定されると、無音カウンタの計数値 と無音信号に含まれる無音時間とが2回りしたときに、 コンパレータCP2が一致出力を形成して2倍に延長さ

無音期間を無音時間の3倍に拡大延長させることができる。

【0084】早聴きモードのきには、フリップフロップ回路FF2の動作が無効にされる。具体的には、フリップフロップ回路FF2のセット入力Sにアンドゲート回路等を介してマーク検出回路の出力信号が供給されるのを禁止させるようにすればよい。この場合には、アドレスカウンタACやシフトレジスタSR1~SR4には引き続きクロックが供給されるのでメモリ回路RAMの読み出し動作が継続的に行われる。ただし、マーク検出回 10路の検出出力によりフリップフロップ回路FF1がセットされるのでインパータ回路N1とアンドゲート回路G1とにより、上記無音信号が音声信号としてディジタル/アナログ変換回路DACに入力されるのが禁止される。すなわち、無音期間は上記音声情報を出力する極く短い期間のみとなり、実質的に無音時間を無くすことができる。この結果、前記同様な早聴きを行うことができる。

【0085】以上の早聴き及び/又は遅聴きモードを実現するディジタル信号処理回路は、前記のようなディジ 20 タル信号受け渡しシステムにおけるプレーヤに用いられるもの他、ディジタル・オーディオ・テープ(DAT)等のようにディジタル音声信号をアナログ音声再生するディジタル信号処理回路を含む各種再生装置に広く利用できるものである。

【0086】図35には、この発明に係るディジタル/アナログ変換回路の一実施例のプロック図が示されている。同図のディジタル/アナログ変換回路は、特に制限されないが、前配ディジタル信号受け渡しシステムに用いられるプレーヤに搭載される。ディジタル/アナログ変換回路の公知技術として、前記公報(特開昭61-236229)がある。このディジタル/アナログ変換回路では、所定の周波数のパルスをカウンタにより繰り返し計数し、このカウンタの出力信号と変換すべき入力ディジタル信号とをディジタル的に比較して、入力ディジタル信号の値に対応する幅を有するパルスを出力して、フィルタ回路によりパルス出力から高周波成分を除去してアナログ信号を形成するものである。

【0087】上記のディジタル/アナログ変換回路では、入力ディジタル信号に対して1つのパルス幅に変換 40 された出力信号を形成するものであるため、それをフィルタ回路で平滑すると、リップル成分が発生して音質のよいアナログ信号が得られないという問題がある。すなわち、アナログ信号の応答性(高域特性)を良くするためにはロウパスフィルタの時定数を小さくする必要があるが、このようにすると前記リップル成分が増大する。このリップル成分を少なくするためにフィルタ回路の時定数を大きくすると、入力信号変化に対する応答性が悪くなり高域特性が劣化する。また、カウンタとコンパレータとを必要とするものであるため、回路構成が複雑に 50

なる。

【0088】図35のディジタル/アナログ変換回路は、上配出力特性の改善に向けられている。この実施例のディジタル/アナログ変換回路では、出力信号に含まれるリップル成分を除去するために、次のような回路により構成される。入力ディジタル信号Dinは、レジスタに取り込まれる。このレジスタの取り込まれた入力ディジタル信号Dinは、コンパレータの一方の入力Aに供給される。カウンタは、基準時間信号としてのパルスを繰り返し計数する動作を行う。このカウンタのキャリー出力CARは、リピートカウンタに供給される。リピートカウンタは、指定された繰り返し計数値Jを計数するとキャリー出力CARを出力する。このキャリー出力CARは、コントローラCTLに入力されて、ここで変換終了信号EOCが出力される。

【0089】コントローラCTLは、入力ディジタル信 号Dinに同期したストロープを受けると、レジスタにセ ット信号Sを供給して入力ディジタル信号Dinの取り込 みを指示する。また、特に制限されないが、10MHz の基準時間パルスCKを受けて、上記レジスタへの入力 ディジタル信号Dinの取り込まれると、それをカウンタ に供給して計数動作を開始させる。コンパレータは、レ ジスタに取り込まれた入力ディジタル信号Dinが、カウ ンタに計数値Qより大きいとき(A>B)のとき、ハイ レベルの出力信号を形成する。そして、データ線入力デ ィジタル信号Dinに対してカウンタの計数出力Qが大き く(A くB)なると、ロウレベルの出力信号を形成す る。この実施例では、リピートカウンタが設けられてい るので、従来のように直ちに次の入力ディジタル信号に 対応した出力パルスを形成するのではなく、上記1つの スカディジタル信号Dinに対応したパルス幅を持つパル スがリピートカウンタにより指定されたJ回繰り返して 変換動作を終了する。

【0090】図36には、上記ディジタル/アナログ変 換回路の動作の一例の波形図が示されている。例えば、 ディジタル入力信号Dinが8ビットからなる場合、上記 のように10MH2のクロックパルスCKの周期は0. 1μsとなり、8ピットからなるカウンタを用いて計数 することにより、1回りの周期が25.6μsになる。 したがって、入力ディジタル信号が十進法の1であると きには、最初の $0.1 \mu s$ の間だけハイレベルで、残り 25. 5 μ s の間がロウレベルのパルスが出力される。 また、入力ディジタル信号が十進法の10であるときに は、最初の1μsの間だけハイレベルで、残り24.6  $\mu$  s の間がロウレベルのパルスが出力される。同様に、 入力ディジタル信号が十進法の100であるときには、 最初の10 µ s の間だけハイレベルで、残り15.6 µ s の間がロウレベルのパルスが出力される。そして、入 カディジタル信号が十進法の最大値である255である ときには、最初の25.5μsの間ハイレベルで、残り

 $0.1 \mu s$  だけがロウレベルのパルスが出力される。

【0091】同図には、繰り返し回数」が4の場合が示 されている。上記のようなパルス幅に変換された出力信 **号は4回繰り返して出力されると、1つの入力ディジタ** ル信号Dinに対応した変換出力信号EOCが出力され る。このように4回のリピートを行うと、1サンプリン グ期間、前記のプレーヤではメモリ回路RAMから読み 出されたデータをフェッチする周期内に、上記4回のパ ルス幅変調出力を形成するために変換時間としては2 5. 6×4=102. 4μsとなり、約10KHzの変 換周波数が可能になる。このことは、ニュースプログラ ムや会話及び講演等の再生に最適なものとなる。高音質 の音楽プログラムの再生においては、上記クロックパル スCKの周波数を20MH2にすれば、同じ4回のリビ ート回数のもとでの約20kHzまでの高域周波数が再 生できる。また、上配クロックパルスCKを10Mzの ままとして、リピート数を2回に減らせば、同様に20 kHzまでの高域周波数が再生できる。このように、上 記クロックパルスCKの周波数、リピート回数の組み合 わせて入力ディジタル信号のサンプリング周期に合わせ 20 る。 るようにすればよい。なお、上記変換出力信号EOCを 受けて再びストロープSTBに同期してディジタル信号 を入力すると、それに対応したアナログ/ディジタル変 換動作が同様にして行われる。

【0092】上記のコンパータから出力されるパルス幅変調信号は、抵抗RとキャパシタCからなるロウパスフィルタにより平滑されてアナログ信号Doutが出力される。この実施例では、上記のようにパルス幅変調されたパルスが複数個出力される。したがって、出力信号の高音質化のために抵抗RとキャパシタCとの時定数を小さく設定して応答性を高くしてもリップル成分を最小に防ぐことができる。この実施例回路では、回路全体がディジタル回路により構成できるから、ディジタル回路とアナログ回路を混在させた場合に比べて、プロセスが簡単で低消費電力のCMOS回路集積回路等により形成することができる。

【0093】図37には、この発明に係るディジタル/アナログ変換回路の他の一実施例のプロック図が示されている。この実施例のディジタル/アナログ変換回路は、回路の簡素化に向けられている。この実施例では、コンパレータを省略してダウンカウンタとフリップフロップ回路FFによりディジタル信号に対応したパルス幅変調信号を形成するものである。すなわち、ダウンカウンタには、ストローブに同期して入力ディジタル信号Dinがセットされる。また、上記ストローブによりフリップフロップ回路FFがセットされる。これにより、フリップフロップ回路FFの出力信号Qがハイレベルに変化し、上記ストローブによりダウンカウンタがクロックの計数動作を開始する。ダウンカウンタは、計数値が0になるとポロー信号BOを出力し、上記フリップフロップ

回路FFをリセットさせる。このボロー信号BOは変換終了信号として入力側に送られる。フリップフロップ回路FFは、ディジタル信号の計数開始とともにセットされ、そのディジタル信号に対応したクロックが計数されるとリセットされる。これにより、フリップフロップ回路FFの出力信号Qは入力ディジタル信号に対応したパ

ルス幅変調信号とされる。

【0094】この実施例のディジタル/アナログ変換回路の入力側に設けられる信号源は、前記メモリ回路RAMのように一定のサンプリング周期に対応してディジタル信号とストローブを出力する。したがって、信号源側では上記変換終了信号EOCが送られてことをもって直ちに次のディジタル信号を送出するのではなく、そのことを1つの条件として、上記一定のサンプリング周期に同期してディジタル信号とストローブを送出する。これにより、フリップフロップ回路FFのストローブに同期したセット動作と、ダウンカウンタのボロー出力BOに同期したリセット動作により、一定周期の入力ディジタル信号に対応したパルス幅変調信号を得ることができる。

【0095】例えば、ディジタル入力信号Dinが8ビッ トからなる場合、上記のように10MH2のクロックパ ルス C K を用いるとその周期は 0. 1 μ s となり、8 ビ ットからなるダウンカウンタを用いてをそれを計数する ことにより最大計数値が25.5 u s になる。したがっ て、入力ディジタル信号が十進法の1であるときには、 ガウンカウンタは1しか計数しないから最初の0. 1μ s の間だけハイレベルで、次のストロープが入力される までの残り25.5μsの間がロウレベルのパルスが出 力される。また、入力ディジタル信号が十進法の10で あるときには、10を計数する間の最初の1μsの間だ けハイレベルで、次のストロープが入力されるまでの残 り24.6μsの間がロウレベルのパルスが出力され る。同様に、入力ディジタル信号が十進法の100であ るときには、100を計数する間の10μ8の間だけハ イレベルで、次のストローブが入力されるまでの残り1 5. 6 μ s の間がロウレベルのパルスが出力される。そ して、入力ディジタル信号が十進法の最大値である25 5であるときには、最大計数値に対応した25.5μs の間ハイレベルで残り 0. 1 μ s だけがロウレベルのパ ルスが出力される。このようなパルス幅変調信号は、前 記のような抵抗RとキャパシタCのようなロウパスフィ ルタLPFにより平滑されてアナログ信号Voutが形成 される。なお、図35図の実施例のように1つの入力信 号Dinに対して複数のバルス幅変調信号を形成する場合 には、入力側で1つの入力信号Dinに対して前記の周期 のストロープを複数回発生させればよい。

【0096】図38には、この発明に係るディジタル/ アナログ変換回路の更に他の一実施例のプロック図が示されている。前記図37に示したディジタル/アナログ 変換回路では、入力側において一定の周期でディジタル 信号とストローブを形成する必要があり、その用途が限 られてしまう。この実施例では、アップカウンタを設け て出力されるパルス幅変調信号の周期を規定するもので ある。すなわち、アップカウンタの入力Dには0を供給 し、ストロープに同期したカウンタロードパルスLDに よりクリアされるとともに、ダウンカウンタでは上記カ ウンタロードパルスLDにより入力ディジタル信号Dia が取り込まれる。上記ダウンカウンタとアップカウンタ には、同じクロック C K が供給される。ダウンカウンタ 10 のポロー出力BOは、フリップフロップ回路FFの入力 Kとインバータ回路N1を介してアンドゲート回路G1 の一方の入力に供給される。フリップフロップ回路FF のクロック端子CKには上記クロックパルスが供給さ れ、フリップフロップ回路FFの入力Jには、アンドゲ ート回路G1の出力信号が供給される。このアンドゲー ト回路G1の他方の入力には、コントローラCTLから 発生されたセット信号が供給される。そして、上記カウ ンタのキャリー出力CARは、コントローラCTLに供 給される。

【0097】コントローラCTLは、ディジタル信号D inと同期して入力されるストロープSTを受けると動作 状態にされ、上記ダウンカウンタ及びアップカウンタの カンタロード信号LDとフリップフロップ回路のセット 信号FRを出力する。また、コントローラCTLは、ク ロックCLKを受けてストロープが入力されるとダウン 及びアップカウンタ等にクロックパルスを送出し、アッ プカウンタからのキリャー出力CARを受けると変換終 了信号EOCを送出して待機状態になる。フリップフロ ップ回路FFは、クロックパルスの立ち上がりエッジに 30 同期して動作し、そのとき入力」とKが00(ロウレベ ル、ロウレベル) なら保持状態になり、入力」とKが0 1 (ロウレベル、ハイレベル) ならリセット状態にな り、入力」とKが10 (ハイレベル、ロウレベル) なら セット状態になり、入力」とKが11 (ハイレベル、ハ イレベル) なら反転動作を行う。

【0098】次に、上記ディジタル/アナログ変換動作の詳細に説明する。初期状態では全てのカウンタ及びフリップフロップ回路FFはリセット状態である。コントローラCTLのストロープ入力端子STに変換開始信号 40が入力されると、それに応答してコントローラCTLは、変換終了信号端子EOCからの出力信号を論理1にして変換中であることを宣言する。コントローラCTLは、カウントロード信号LDを出力して、クロックCKの立ち上がりに同期してダウンカウンタには0をロードさせ、アップカウンタには0をロードさせる。ダウンカウンタ及びアップカウンタは、上配ロードの終了とともにクロックの計数動作を開始する。コントローラCTLは、上記カウンタロード信号LDよりカウンタクロックの1/2周期遅れて、フリップフロッ 50

プ回路FFのセット信号FRを出力する。フリップフロップ回路FFは、ダウンカウンタのボロー出力BOが論理0であるから入力」が1に入力Kが0となって、クロ

ックの立ち上がりに同期してセット状態にされる。

【0099】ダウンカウンタは、クロックの到来毎にダ ウン計数動作(-1)を行い計数値が0になると、ボロ ー信号BOを出力する。この結果、ポロー信号BOの論 理1への変化により、フリップフロップ回路FFの入力 Jが0に入力Kが1に変化する。この結果、フリップフ ロップ回路FFは、クロックパルスの立ち上がりに同期 してリセットされる。なお、入力ディジタル信号Dinが 十進法で0のときには、ダウンカウンタのボロー出力B Oと、コントローラCTLのセット信号FRとが同じタ イミングで出力されることになる。この実施例では、ダ ウンカウンタのポロー出力BOを優先させるためにアン ドゲート回路G1が設けられており、このゲート回路G 1によりコントローラCTLからのフリップフロップ回 路FFのセット信号FRが禁止される。このように、デ ィジタル信号Dinが十進法でOであるときにはフリップ フロップ回路FFからパルスが出力されない。ディジタ ル信号Dinが1以上であるときには、フリップフロップ 回路FFの出力Qからそれぞれに対応したパルス幅を持 つパルスが出力される。このようにパルス幅変調された 出力信号はロウパスフィルタLPFにより平滑されてア ナログ信号Vout が形成される。

【0100】アップカウンタは、計数動作を継続して最 大値になるとキャリー信号CARを出力する。コントロ ーラCTLは、上記キャリー信号CARを受けると、変 換終了信号EOCを論理0に変化させて一連の変換動作 を終了する。この変換動作終了を待って次のディジタル 信号が入力される。すなわち、上記のようなアップカウ ンタ回路を設けた場合には、ディジタル/アナログ変換 動作に従って、その変換終了信号により、アドレス信号 を生成して次の入力ディジタル信号を読み出すようにす ることもできる。上記のように、入力ディジタル信号D inとストロープが入力されると、以上の動作を繰り返し て入力ディジタル信号Dinに対応したアナログ信号Vou t を形成する。コントローラCTLは、上配変換動作中 は変換終了信号EOCをハイレベルにして外部に知ら せ、これを無視したストローブには何も応答しないで、 変換動作を継続する。なお、アナログ変換出力Vout に 含まれるリップル成分を軽減する場合には、1つのスト ローブのような変換開始信号に対して、リピートカウン 夕等を設けて上記のようなディジタル/アナログ変換動 作を指定回数だけ繰り返すようにすればよい。このリビ ート中にディジタル信号Dinの入力が保証されていない 場合には、前配同様にレジスタを設けて入力ディジタル 信号を取り込むようにすればよい。以上図35~図38 を用いて説明した実施例は、ディジタル/アナログ変換 回路の他、ディジタル信号からパルス幅変調信号に変換

する信号変換回路として広く利用できる。

【0101】図39には、前記ディジタル信号受け渡しシステムに用いられるプレーヤのスイッチ入力回路の一実施例の基本的プロック図が示されている。前配のようにプレーヤは、ICメモリカード等と互換性をもつように小型で得型にされる。それ故、動作モードを指示するスイッチ類を減らすことが重要とされる。そこで、この実施例では、1つのキースイッチ1のオン/オフ信号を受ける動作状態制御回路2により、動作状態1~動作状態 nを指定する信号3-1~3-nを形成するものである。このようにすることにより、上配のような小型でかつ 専型のプレーヤの限られたスペースに操作スイッチ1の実装を可能にするものである。

【0102】図40には、動作状態制御回路の具体的構成の一実施例を説明するためのプロック図が示されている。この実施例では、スイッチ1のオン時間下が動作状態制御回路2により判定される。動作状態制御回路2は、スイッチ1のオン時間下に対しては無条件で単にスイッチがオン状態にされれば状態Aにする信号13-1を形成する。動作状態制御回路2は、スイッチ1のオン時間下が予め決められて一定時間Mより小さい(M>T)と判定したなら状態Bにする信号13-2を形成する。そして、動作状態制御回路2は、スイッチ1のオン時間下が予め決められた一定時間Mより大きい(M≦T)と判定したなら状態Cにする信号13-3を形成する。上記のような3つの状態A~Cを示す信号13-1~13-3の組み合わせにより、次のような再生制御動作が実現できる。

【0103】図41には、その動作モードを説明するた めの概念図が示されている。プレーヤは電源投入直後に は停止状態4にされる。この状態4において、スイッチ をオン状態にすると、そのオン時間Tに対しては無条件 の状態Aを示す信号1aが形成されてプレーヤは再生状 態5になる。この再生状態5では、一時停止状態6に変 化させるか、それとももとの停止状態4に戻すか2通り の選択が必要になる。そこで、再びスイッチをオン状態 にすると、上記のような状態Aを示す信号1bが形成さ れて時間判定7に入り、そのときにオン状態にされた時 間Tの判定が行われる。もしも、この判定結果が状態B を示す信号1 c ならプレーヤは一時停止状態6 にされ る。あるいは、上記判定結果が状態Cを示す信号leな らブレーヤはもとの停止状態4に戻る。上記一時停止状 態6においては、再び再生状態4に戻すことしか意味を 持たないから、スイッチのオン状態にするだけで、上記 のような状態Aを示す信号1dにより再生状態5に戻 す。

【0104】1つのスイッチにより、複数種類の動作を 指示する場合には、その操作方法が複雑になる欠点があ る。そこで、この実施例では、その操作方法の習得を容 易にするために、図39に示した停止状態4、再生状態 50 40

5及び一時停止状態6に対応して発光ダイオード等や液 最表示素子を設けて、現在の状態に応じて点灯させ、それと同図のような矢印とを組み合わせることにより、状態A~状態Cの入力によりどのような状態に変化させる ことができるかを表示させる。この表示動作は、表示装置として発光ダイオードを用いる場合、低消費電力化を 図るためにスイッチ操作を行う一定時間だけ行わせるようにすればよい。

[0105] 図42には、動作状態制御回路の具体的構成を説明した他の一実施例のプロック図が示されている。この実施例では、前配のようなスイッチ1のオン時間では、方では、前配のようなスイッチ1のオン回数が動作状態制御回路2は、スイッチ1のオン回数を計数して1回なら状態和にする信号23-1を形成する。動作状態制御回路2は、スイッチ1のオン回数が2回なら状態Bにする信号13-2を形成する。このような2つの状態AとBを示す信号23-1と23-2の組み合わせにより、次のような再生制御動作が実現できる。

【0106】図43には、その動作モードを説明するた めの概念図が示されている。プレーヤは電源投入直後に は前記同様に停止状態4にされる。この状態4におい て、スイッチを1回だけオン状態にすると、状態Aを示 す信号2aが形成されてプレーヤは再生状態5になる。 この再生状態5では、一時停止状態6に変化させるか、 それとももとの停止状態4に戻すか2通りの選択が必要 になる。そこで、再びスイッチを1回だけオン状態にす ると、上記のような状態Aを示す信号2bが形成されて プレーヤは一時停止状態6にされる。あるいは、上配ス イッチを2回オン状態にすると、状態Bを示す信号2e が形成されてプレーヤはもとの停止状態4に戻る。この 実施例では、上記一時停止状態6から再び再生状態4に 戻すことの他、もとの停止状態4にも選択的に変化させ るようにする。このため、一時停止状態6においてスイ ッチを1回だけオン状態にすると状態Aを示す信号2c が形成されてプレーヤは再生状態5に変化する。上記一 時停止状態6においてスイッチを2回にわたってオン状 態にすると、状態Bを示す信号2dが形成されてプレー ヤは停止状態4に変化する。この実施例でも、前記同様 に図41に対応して表示素子及び矢印を描くことによ り、操作の習得を容易にする。

【0107】図44には、プレーヤのメモリ回路RAMの配憶領域管理方式の一実施例の概念図が示されている。プレーヤに搭載されたメモリ回路RAMの配憶容量を複数種類の情報に対して効率よく利用するために、RAMは目次領域とデータ領域に分けられる。目次領域は、特に制限されないが、4つの目次PA0~PA3を持ち、それぞれにはプロックアドレスBA0~BA3が格納可能にされる。上記目次PA0~PA3は、プログラムセレクト信号PSL1、PSL2等により選択され

*30* 

て、そのプロックアドレスBAO, BA1等の書き込み や読み出しが可能にされる。例えば、前配のようなディジタル信号受け渡しシステムにおいて、プレーヤがサーバに接続されると、サーバは目次領域をアクセスして有効にされているプロックアドレスの読み出しを行う。これにより、サーバはプレーヤにおけるメモリ回路RAM の空き領域を知ることができる。そして、新たに受け渡されるディジタル信号が指定されると、空きの目次にプロックアドレスを配憶させるとともに空き領域にディジタル信号を記憶させる。

【0108】もしも、目次が不足したり、受け渡されるディジタル信号に対して空きの記憶容量が不足するなら、その旨を表示して消去してよい格納済のディジタル信号を選択させ、それを消去して新しいディジタル信号の入力を行う。このとき、プレーヤに記憶されている格納済のディジタル信号も読み出して、新しいディジタル信号の記憶容量に合わせて記憶容量に空きがないようアドレス割り当てが改めて行われる。

【0109】同図においては、プログラムセレクト信号 PSL1により目次PA0をアクセスして、そこに格納 20 されているプロックアドレスBA0を読み出してアドレスカウンタにセットさせる。例えば、同図の実験のようにアドレスカウンタにセットされたプロックアドレスBA0がデータ領域の先頭アドレスのデータブロックであると、そのブロックの先頭のIDコードが格納されたアドレスから順に読み出しを開始する。そして、特に制限されないが、データの最終アドレスにはエンドマークENDの検出により読み出しを終了させる。この構成では、目次には先頭アドレスのみを配憶させればよいからアドレス情報 30 を減らすことができる。

【0110】また、プログラムセレクト信号PSL2により目次PA2をアクセスして、そこに格納されているプロックアドレスBA2を読み出してアドレスカウンタにセットさせる。例えば、同図の点線のようにアドレスカウンタにセットされたプロックアドレスが中間プロックなら、そのプロックの先頭のIDコードが格納されたアドレスから順に読み出しを開始する。そして、上記同様にデータの最終アドレスにはエンドマークENDが格納されており、このエンドマークENDの検出により読 40 み出しを終了させる。

【0111】例えば、目次PA1に対応したディジタル 信号の消去等により上記のように2種類のプログラムが 格納されたデータプロックの間に空きができると、サーバは目次PA2のプロックアドレスBA2を目次PA0 に対応したデータ領域のエンドマークENDのアドレス にプロックアドレスBA2を変更するとともに、それに 対応したディジタル信号を書き込む。このようにすることによって、新たに受け渡されるプログラムに対応した ディジタル信号を残りの空きエリアを連続して使用する 50

42

ことができる。なお、プレーヤをサーバに接続すると、 原則して目次領域及びデータ領域がクリアされて新しい ディジタル信号が格納されるようにしてもよい。この場合、残したいプログラムは、プレーヤ側において消去禁止を指定するか、サーバ側とのディジタル信号の受け被 し操作の中で消去禁止プログラムを指定するものであってもよい。

【0112】図45には、プレーヤのメモリ回路RAM の配憶領域管理方式の他の一実施例の概念図が示されて 10 いる。この実施例では、目次メモリとデータメモリとに よりディジタル信号の記憶管理を行うようにするもので ある。目次メモリは、目次1ないし目次4のように最大 4種類のディジタル信号(プログラム)までの格納を可 能にするものである。目次メモリには、前配実施例のよ うに単に先頭アドレスを配憶させるもの他、終了アドレ スやIDコードの他に、目次情報も記憶させる。この目 次情報は、特に制限されないが、文字情報からなり、プ レーヤに液晶表示装置を設けてプログラムの内容を文字 によって表示可能にするものである。目次メモリの各目 次と、データメモリのデータエリアは、記憶順序等によ りデータメモリの先頭アドレス側からデータ2、データ 1、データ4及びデータ3のように任意に行われる。す なわち、先に指定した順にデータメモリ対してディジタ ル信号が記憶される。

【0113】図46には、上記目次機能を付加した場合のプレーヤの一実施例の要部プロック図が示されている。コントローラCTLには、前記のような動作制御用のスイッチSW2の他に、目次指定(プログラム指定)用のスイッチSW1が設けられる。特に制限されないが、このスイッチSW1をオン状態にすると、目次AC(アドレスカウンタ)に+1のパルスが供給されて目次メモリのアクセスが行われる。目次メモリから読み出された目次情報は、目次レジスタに格納されてLCDによりタイトル等の文字表示が行われる。

【0114】目次メモリから読み出された先頭アドレス は、データメモリのアドレスカウンタACにセットさ れ、終了アドレスとIDコードはレジスタREGにそれ ぞれロードされる。 I Dコードは、コントローラCTL に伝えられ、それが解読されて前記サンプリング周波 数、データ長、ステレオ/モノラル再生等の自動設定が 行われる。上記アドレスカウンタACにより出力される アドレス信号は、データメモリのアクセスに用いられる ことの他、コンパレータCPにも供給される。このコン パレータCPの他方の入力には、上記レジスタREGに ロードされた最終アドレスが伝えられる。これにより、 上記指定された目次に対応したディジタル信号(デー 夕) の読み出しが終了すると、コンパレータ CPがこれ を検出してコントローラCTLに終了信号を入力するの で、一連のディジタル信号の読み出し動作が終了するこ とになる。

【0115】以上の目次機能において、目次の数は4の他、任意であるが2のN乗個にすると2進のアドレスカウンタがそのまま利用できるので選択が容易になる。また、目次メモリをデータメモリとは別に設けた場合には、それぞれを独立して並行にアクセスすることができるからアドレスカウンタの制御が簡単になる。なお、上記の目次メモリは、前配図44の実施例のようにデータメモリの一定の配憶領域を利用して構成するものであってもよいことはいうまでもない。

【0116】以上の実施例から得られる作用効果は、下 10 記の通りである。すなわち、

- (1) ディジタル信号の受け渡しにおいてディジタル信号供給源と一対一に対応して端末装置としてのプレーヤを電気的に接続し、特定されたディジタル信号を電気信号の形盤で受け取り配値回路に配値させるとともにプレーヤ単独で配憶させたディジタル信号の再生を行う。この構成では、プレーヤは、ディジタル信号を電気信号の形態で受け取り、単独でそれを再生するものであるので受け渡されたディジタル信号の価値をそのままで発揮させることができるという効果が得られる。
- (2) 上記(1)により、商品等として受け渡されるディジタル信号は、電気信号の形態のままでよいからその加工、製造や販売システムの構築が容易に行えるという効果が得られる。
- (3) 上記 (1) により、受け渡されたディジタル信号をそのものに商品等としての価値を認めてそれを単に再生するだけの単純化された機能をプレーヤが持つものであるため、プレーヤの構成が簡単でかつ操作も易しいから誰にでも扱えるという効果が得られる。
- (4) ディジタル信号の供給元から必要に応じてディジタル信号を通信回線又は適当な記憶媒体を介して受け取り記憶する端末装置を設け、これにプレーヤとコネクタを介して電気的に接続されて特定されたディジタル信号の受け渡しを行うことにより、商品等としてのディジタル信号の販売システムを高速にかつ合理的に行うことができるという効果が得られる。
- 【0117】(5) 端末装置として、比較的大きな記憶容量を持つ磁気ディスクメモリ装置をパックアップメモリとして用い、受け渡し量の多いディジタル信号又は時間の経過とともに更新されるディジタル信号は高速アクセスが可能な半導体メモリにより構成されるパッファメモリに記憶させることにより、効率のよいディジタル信号の受け渡しが実現できるという効果が得られる。
- (6) 端末装置として、マイクロコンピュータ機能を 特たせて上配磁気ディスクメモリやパッファメモリの管 理及び通信回線を介した供給元とのディジタル信号の投 受を行うことの他、プレーヤ内の配憶回路の配憶エリア の管理をも行うことにより、プレーヤの簡素化と配憶回 路の有効利用が可能になるという効果が得られる。
- (7) 端末装置として、ディジタル信号の一部部分を 50

- 一定時間に限ってモニター可能な機能を付加することにより、目的のディジタル信号の選択ミスを防いだり、目的のディジタル信号の選択を容易にできるという効果が得られる。
- (8) 受け渡されるディジタル信号をディジタル音声 信号として、音声情報に限定することにより、プレーヤ での機能を記憶と再生のように単純化できるという効果 が得られる。
- 【0118】(9) 受け渡されるディジタル信号に I Dコードを付加してプレーヤにおける再生条件を自動指 定することにより、情報プログラムに対応した多様なディジタル信号の受け渡しを行うとともに、その使い勝手 を良くすることができるという効果が得られる。
- (10) プレーヤ本体からカード状のメモリ部を着脱可能にすることにより、メモリ回路として各種RAMや EEPROMあるいはROMを利用でき、機能の多様化が図られるという効果が得られる。
- (11) ブレーヤの外部形状及びコネクタが既存のメモリカードと互換性を持つようにし、内部の記憶回路を既 20 存のメモリカードと同等に使用可能にできるという効果 が得られる。
  - (12) 上記(10)及び(11)により、プレーヤ の多機能化や用途の拡大を図ることができるという効果 が得られる。
  - (13) ブレーヤにパスワード又はパスワードの一致 検出信号に従い記憶回路の入力及び/又は出力動作に機 密保護機能を付加することにより、安易なコピーヤ、盗 聴等を防止できるから受け渡されるディジタル信号の商 品価値を高くすることができるという効果が得られる。
- 0 (14) プレーヤのメモリ部の一部として薄いカード 状のメモリ装置を着脱可能にすることにより、必要に応 じて配憶容量の拡張や、各種ROMにより構成されたプログラムの再生も可能になるから多様な機能が実現でき るという効果が得られる。
  - 【0119】(15) 上記機密保護方式として、ディジタル信号の記憶回路のデータ入力及び/又はデータ出力、あるいはアドレス入力部の少なくとも1ビットのディジタル信号を反転させ、あるいは他のビットと入替えを行う構成を採ることより、簡単な構成により機密保護ができるという効果が得られる。
  - (16) プレーヤに複数のディジタル信号に対応した格納アドレスを含む目次情報を記憶する記憶領域又は目次メモリと、上記格納アドレスによりアクセスされるデータ領域又はデータメモリとを散けることにより、複数種類の情報としてのディジタル信号を効率よく配憶回路に格納させることができるという効果が得られる。
  - (17) 上記プレーヤの動作制御を1つのキースイッチのオン時間又はオン回数の組み合わせにより複数種類からなる動作モードの指定を行うようにすることより、
- プレーヤの小型及び等型化が実現できるという効果が得

られる。

【0120】(18) ディジタル化された音声信号の無音期間を検出し、その無音期間において、ディジタル/アナログ変換回路に入力されるディジタル信号を強制的に交流的な0レベルに対応した信号に置き換えることにより、無音期間の耳ざわりな量子化雑音を除去することができるという効果が得られる。

(19) 無音期間の検出を調整可能にされた正負両極性のそれぞれ無音と見做すレベルに対応したディジタル信号と、再生されるディジタル信号との大小比較を行う 10一対のコンパレータの出力信号に基づいて形成することにより、ディジタル信号のプログラムの内容に応じて正確な無音期間の検出を行うことができるという効果が得られる。

(20) ディジタル化された音声信号の無音期間を検出して、その間を拡大延長させることにより、高音質を維持つつ遅聴きが可能になるという効果が得られる。

(21) ディジタル信号が格納されたメモリ回路のアドレス更新動作を通常動作に比べて実質的に遅するいう 簡単な構成により、高音質を維持したままでの遅聴きが 20 実現できるという効果が得られる。

【0121】(22) ディジタル化された音声信号の 無音期間を検出し、その間を短縮することにより、高音 質を維持しつつ早聴きが可能になるという効果が得られ る。

(23) ディジタル信号が格納されたメモリ回路のアドレス更新動作を通常動作に比べて速くするという簡単な構成により、高音質を維持したままでの早聴きが実現できるという効果が得られる。

(24) ディジタル信号の無音期間を無音コード情報と無音時間情報とに置き換えることによってデータ圧縮が可能になるとともに、その時間情報に対応した無音時間を作り出すことの他、簡単な回路の追加によって上記時間情報を拡大して無音時間を長くして再生したり又はそれを無視して再生することにより、遅聴き又は早聴きを行うことができるという効果が得られる。

(25) 無音コードとしてほぼ正の最大値とほぼ負の 最大値に対応した少なくとも2つの連続したディジタル 信号を組み合わせることにより、ディジタル音声信号と 無音コードとの識別が容易に行えるという効果が得られ 40 る。

(26) 最大無音時間を設定し、遅聴き動作に伴い拡大された無音期間が上記最大無音時間を超ないように制限する機能を設けることにより、遅聴きモードでの再生に要する無駄時間を無くすことができるという効果が得られる。

【0122】 (27) ディジタル入力信号を記憶回路 ティック型RAMを用いるものや、ダイナミック型RA に記憶させ、基準時間パルスを受けディジタル入力信号 Mと自動リフレッシュ回路から構成したもの、さらにはの最大値に対応した計数動作を行うカウンタ回路の出力 記憶保持のために電池が不用なフラッシュメモリ(EE と上記記憶されたディジタル信号とをコンパレータ比較 50 PROM) や各種ROM等でもよいし、書換え可能な小

46

してパルス幅変調信号を形成する動作をリピートカウン タにより複数回に繰り返させることにより、高音質のア ナログ信号を得ることができるという効果が得られる。

(28) ディジタル信号の最大値に対応した一定の周期により供給されるディジタル信号をダウンカウンタに入力して、基準時間パルスを形成させるという簡単な回路により、上記ディジタル信号に対応したパルス幅変調信号を得ることができるという効果が得られる。

(29) 上記ディジタル信号の最大値に対応した一定の周期を、上記基準時間パルスを受けてディジタル入力信号に対応した計数動作を行うアップカウンタ回路により形成することにより、簡単な構成でアドレス変換動作に対応したディジタル信号を入力させることができるという効果が得られる。

【0123】以上本発明者よりなされた発明を実施例に 基づき具体的に説明したが、本願発明は前記実施例に限 定されるものではなく、その要旨を逸脱しない範囲で種 々変更可能であることはいうまでもない。例えば、ディ ジタル信号受け渡しシステムでは、ディジタル信号を1 つの商品として販売するもの他、証券会社や金融保険会 社等のサービスの1つ等として、プレーヤを指示する特 定の者に対して無償により提供されるものであってもよ い。あるいは、ディジタル信号の全体を一括契約によ り、定期的にあるいは任意に必要な情報の受け渡しに利 用されるものであってもよい。また、ディジタル信号 は、語学学習や各種受験用の暗記に必要なデータ等のよ うに音声信号により伝達可能なものであれば何であって もよい。更には、上記のようなディジタル信号受け渡し システムにより、活字を用いた従来の新聞、週刊誌等に 代えて、ディジタル音声信号を用いて各種情報、娯楽を 30 提供するといったようなタイムーで極めて効率のよい近 未来的なメディアを構築することも可能である。

【0124】プレーヤには、拡張用のROMカード又は RAMカードが接続可能なコネタクを設ける構成として もよい。この場合、プレーヤ自体の厚みが厚くなるのを 防ぐために、上記ROMカードやRAMカードは、メモ リチップが内蔵された薄いプラスティックカード等から 構成されることが望ましい。ROMカードは、音楽プロ グラムや語学学習等に便利なものとなる。上記RAMカードは、メモリ容量の拡張に有効な手段となる。例え ば、演奏時間の長い音楽プログラム等を受け取るときに 上記RAMカードが有効となる。

【0125】ディジタル信号受け渡しシステムに用いられる端末装置、プレーヤの構成、機能等は種々の実施形態を採ることができるものである。プレーヤに内蔵されるメモリは、前記疑似スタティック型RAMの他、スタティック型RAMを用いるものや、ダイナミック型RAMと自動リフレッシュ回路から構成したもの、さらには記憶保持のために電池が不用なフラッシュメモリ(EEPROM)や各種ROM等でもよいし、書換え可能な小

型で薄型の光ディスクメモリを用いるものであってもよい。ディジタル信号は、前配のような音声信号の他に、文字情報や画像情報あるいは音声信号と文字又は画像情報とが組み合わせたものであってもよい。このように文字情報や音声情報を再生するためには表示装置が必要になる。表示装置としては、特に制限されないが、 尊型で小型軽量化が可能な液晶表示装置を用いるようにすればよい。

#### [0126]

【発明の効果】本願において開示される発明のうち代表 10 的なものによって得られる効果を簡単に説明すれば、下 記の通りである。すなわち、ディジタル信号の受け渡し においてディジタル信号供給源と一対一に対応して端末 装置としてのプレーヤを電気的に接続し、特定されたデ ィジタル信号を電気信号の形態で受け取り記憶回路に記 僚させるとともにプレーヤ単独で記憶させたディジタル **信号の再生を行う。このシステムでは、プレーヤがディ** ジタル信号を電気信号の形態のままで受け取り、単独で 再生するものであるので、受け渡されたディジタル信号 の価値をそのままで発揮させることできる。そして、受 20 け渡しはディジタル信号の形態のままでよいからその加 工、製造や販売システムの構築が容易に行えるととも に、プレーヤの構成が簡単でかつ操作も易しいから誰に でも扱えるものとなる。また、ディジタル化された音声 信号の無音期間を検出し、その無音期間を拡大させり短 縮させることにより、高音質を維持しつつ遅聴き再生や 早聴き再生が実現できる。また、ディジタル入力信号に 対応したパルス幅の信号を、1回の信号変換期間におい て複数回繰り返して行うようにすることにより、平滑し たときのリップルを大幅に減少できるから高品質のアナ 30 ログ信号を得ることができる。

## 【図面の簡単な説明】

【図1】この発明に係るディジタル信号受け渡しシステムの一実施例を示す要部プロック図である。

【図2】図1の端末装置の入力部のプロック図である。

【図3】図1の端末装置の記憶部のプロック図である。

【図4】図1の端末装置の出力部のプロック図である。

【図5】この発明に係るディジタル信号受け渡しシステムに用いられるプレーヤの一実施例を示すプロック図である。

【図6】上記プレーヤを構成する実装基板の一実施例を 示す平面図である。

【図7】ケースに治められる状態の実装基板の一実施例 を示す側面図である。

【図8】プレーヤの他の一実施例を示す平面図である。

【図9】図8のブレーヤ本体とメモリ部の一実施例を示すブロック図である。

【図10】プレーヤの電源供給方式の一実施例を示すプロック図である。

【図11】端末装置からプレーヤに転送されるディジタ 50 実施例を説明するため被形図である。

ル信号の一実施例の示す構成図である。

【図12】図11のIDコードが挿入されるディジタル 信号に対応したプレーヤの一実施例を示すプロック図で ある。

【図13】この発明に係る量子化雑音除去回路の一実施 例を示す回路図である。

【図14】図13の量子化雑音除去回路の動作の一例を 説明するための被形図である。

【図15】この発明に係るディジタル信号販売システム に用いられる機密保護回路の一実施例を示す回路図であ る。

【図16】この発明に係るディジタル信号販売システム に用いられる機密保護回路の他の一実施例を示す回路図 である。

【図17】この発明に係るディジタル信号販売システム に用いられる機密保護回路の他の一実施例を示す回路図 である。

【図18】この発明に係るディジタル信号販売システム に用いられる機密保護回路の他の一実施例を示す回路図 である。

【図19】この発明に係るディジタル信号販売システム に用いられる機密保護回路の更に他の一実施例を示す回 路図である。

【図20】図19の機密保護回路に用いられる並べ変え 回路の一実施例を示す具体的回路図である。

【図21】この発明に係る早聴きと遅聴き再生を実現したディジタル音声信号処理回路の一実施例を示すプロック図である。

【図22】この発明に係る早聴き回路の具体的一実施例 の を示すプロック図である。

【図23】この発明に係る遅聴き回路の具体的一実施例を示すプロック図である。

【図24】図22の早聴き回路に対応した動作波形図である。

【図25】図23の遅聴き回路に対応した動作波形図である。

【図26】この発明に係る早聴き回路の他の一実施例を 示すプロック図である。

【図27】この発明に係る遅聴き回路の他の一実施例を 40 示すプロック図である。

[図28] この発明に係る遷聴き回路の具体的他の一実 施例を示すプロック図である。

【図29】図28に示した運聴き回路の動作の一例を説明するための動作概念図である。

【図30】図28に示した遅聴き回路の動作の他の一例を説明するための動作概念図である。

【図31】図28に示した遅聴き回路の動作の更に他の 一例を説明するための動作概念図である。

【図32】この発明に係る早聴きと遅聴き動作の他の一 安佐個本説明するため並形図である

---813---

【図33】図32の無音信号MKの一実施例を示すビットパターン図である。

【図34】データ圧縮が行われたディジタル信号に対する早聴き/遅聴きモードを含むディジタル信号再生回路の一実施例を示すプロック図である。

【図35】この発明に係るディジタル/アナログ変換回 路の一実施例を示すプロック図である。

【図36】図35のディジタル/アナログ変換回路の動作の一例を示す波形図である。

【図37】この発明に係るディジタル/アナログ変換回 10 路の他の一実施例を示すプロック図である。

【図38】この発明に係るディジタル/アナログ変換回路の更に他の一実施例を示すブロック図である。

【図39】ディジタル信号受け渡しシステムに用いられるプレーヤのスイッチ入力回路の一実施例を示す基本的プロック図である。

【図40】動作状態制御回路の具体的構成の一実施例を 示すプロックである。

【図41】図40の実施例の動作モードを説明するための概念図である。

【図42】動作状態制御回路の具体的構成の他の一実施 例を示すプロックである。

【図43】図42の実施例の動作モードを説明するため の概念図である。

【図44】プレーヤに内蔵されるメモリ回路RAMの記 憶領域管理方式の一実施例の概念図である。

【図45】プレーヤに内蔵されるメモリ回路RAMの記 憶領域管理方式の他の一実施例の概念図である。


【図46】図45の目次機能を付加した場合のプレーヤの一実施例を示す要部プロック図である。

【符号の説明】


LPF…ロウパスフィルタ、MPX…マルチプレクサ、 S/H…サンプル&ホールド回路、ADC…アナログ/ ディジタル変換回路、INCT…入力部コントローラ、 NIF…ネットワークインターフェイス、CPU…マイ クロプロセッサ、ROM…リード・オンリー・メモリ、 RAM…ランダム・アクセス・メモリ(メモリ回路)、 HDDC…ハードディスクコントローラ、LCDC…L CDコントローラ、VMEINF…VMEパスインター フェイス、HDD…ハードディクスメモリ、LCD…液 **晶表示装置、OUTINF…出力インターフェイス、P** CTL…プレーヤ制御回路、BM…パッファメモリ、M OCTL…モニターコントロール回路、MONT…モニ ター回路、P/S…パラレル/シリアル変換回路、AC …アドレスカウンタ、CTL…コントローラ、LSI… 大規模集積回路(ゲートアレイ)、DAC…ディジタル /アナログ変換回路、AMP, AMP1, AMP2…増 幅回路、BAT…電源回路、S2~S3…電源スイッ チ、E1~E3…電池、SEL…セレクタ、REG…レ ジスタ、OSC…発振回路、CPG…クロック発生回 路、CP、CP1~CP3…コンパレータ、EOR…排 他的論理和回路、G, G1~G4…ゲート回路、N, N 1~N3…インパータ回路、AU…加算回路、MU…乗 算回路、FF、FF1~FF2…フリップフロップ回 路、MK…無音信号、SR1~SR4…シフトレジス タ、DFF…D型フリップフロップ回路。1…キースイ ッチ、2…動作状態制御回路、3…信号(動作状態)、 4…停止状態、5…再生状態、6…一時停止状態、7… 時間判定状態。

50


[図1]



[図2]




【図7】




30


[図3]




【図5】




[図8]




【図15】




[図4]




【図6】




[図11]




【図9】




(図10)




【図12】




【図13】




[図14]




[図16]







[图23]




[図25]




[図28]




【図24】




[図26]




[図32]




[図39]




[図34]




[図36]




[図38]




[図35]




【図37】




[図40]




【図41】




[図42]



[図44]




[図46]




14.03

## [図43]



【図45】



フロントページの続き

# (72)発明者 永田 穣

東京都国分寺市東恋ケ疆1丁目280番地 株式会社日立製作所中央研究所内

(72)発明者 大林 秀仁

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 堀越 彌

東京都国分寺市東恋ケ崔1丁目280番地 株式会社日立製作所中央研究所内